FGMOS transistorlarla nöron tasarımı ve sınıflayıcı uyuglamalar

Abstract

Bu çalışmada, Vlassis ve Siskos'un 2001 yılında önerdikleri (Vlassis, 2001) FGMOS transistorlarla kurulmuş farksal gerilim zayıflatıcı yapısına dayanan bir kare alıcı ve bunun da geliştirilmesiyle beslemeden beslemeye giriş verilebilen ve doğrusallığı çok iyi olan analog dört bölgeli çarpıcı yapısı incelenip tasarlanmış, bu önerilen çarpma devresi ve yine FGMOS transistorlara dayanan farksal karşılaştıncı yapıları kullanılarak nöron tasarımı gerçekleştirilmiştir. Söz konusu devrenin özgün yanı, FGMOS olarak adlandırılan yüzen geçitli ve çok girişli MOS yapılarım içermesidir. FGMOS transistorlarda yüzen-geçit gerilimi, birden çok sayıdaki giriş işareti ile kutuplanan ikinci poli silisyum bölgelerinin, yüzer bırakılmış birinci poli silisyum tabakasından oluşan geçide kapasitif oranıyla belirlenir. Dolayısıyla her bir giriş geriliminin yüzen-geçit gerilimine etkisi, o girişle yüzen-geçit arasındaki kapasite oranında olacaktır. Böylece tasarımı gerçekleştirilmiş olan FGMOS nöron yapıları kullanılarak yapay sinir ağlan oluşturulabilir hale gelmiştir. MATLAB programıyla yapay sinir ağları eğitilip yapısı belirlenerek ağırlıklar elde edilmiştir. FGMOS nöron yapıları kullanılarak yapay sinir ağlarında çok bilinen problem olan XOR problemim gerçekleyen yapay sinir ağı devresi verilmiştir. Bu aşamadan sonra ise, benzer yöntemlerle FGMOS nöron yapısıyla kurulmuş olan iris (süsen çiçeği) sınıflama işlemi yapan devre elde edilmiştir. Daha sonra, bu ağı gerçekleyen devre tasarlanıp HSPICE programında simülasyon sonuçlan elde edilmiştir. Son olarak da, MATLAB ve HSPICE programlannda elde edilen simülasyon sonuçları karşılaştırmalı bir şekilde verilmiştir. Gerçekleştirilen bütün devrelerin giriş gerilimleri, ilgili kapasitenin yüzen geçide bağlı toplam kapasiteye oram kadar zayıflatılmakta ve bu durum giriş gerilimlerinin beslemeden beslemeye tam salınımlı olmasına olanak tanımaktadır. Tasanmı yapılan devrelerde bu özelliğin sağlandığı görülmüştür. Devrelerin içerdiği FGMOS yapılarda seri kapasitif yapılar olduğundan simule etme güçlüğü makro modellerden yararlanarak aşılmaya çalışılmıştır. Devrelerin gerçeklenmesinde TÜBİTAK- YİTAL 1.5um çift poli - çift metal CMOS parametreleri kullanılmıştır.