YILDIZ TEKNİK ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

ELEKTRİK MÜHENDİSLİĞİ ANABİLİM DALI
KONTROL VE OTOMASYON PROGRAMI

YÜKSEK LİSANS TEZİ

MİKROİŞLEMCİLİ BİR ENERJİ ANALİZÖRÜ UYGULAMASI

Tez Danışmanı: Yrd. Doç. Dr. A.Faruk BAKAN

Kıyasettin KARADEMİR
03548012

İstanbul, 2007

İÇİNDEKİLER

Sayfa

SİMGE LİSTESİ iv

KISALTMA LİSTESİ v

ŞEKİL LİSTESİ vii

ÇİZELGE LİSTESİ ix

ÖNSÖZ x

ÖZET xi

ABSTRACT xii

1. GİRİŞ 1

2. SAYISAL ÖLÇME YÖNTEMLERİ 2

2.1 Giriş 2
2.2 Sürekli Büyüklüklerin Ayrık İşaretlere Dönüştürülmesi 5
2.3 Sayısal Ölçme Cihazlarının Sınıflandırılması 7
2.4 Sayısal-Analog Dönüşümü 10
2.5 Analog-Sayısal Dönüşümü 13
2.6 Sayısal Cihazların Temel Teknik Karakteristikleri 15
2.6.1 Çözünürlük 15
2.6.2 Doğruluk 16

3. VERİ TOPLAMA SİSTEMLERİ 17

3.1 Veri Toplama Sistemlerinin Temel Prensipleri 17
3.2 Örnekleme Teorisi 22
3.2.1 Örnekleme ve Tutma Yükselteci (SHA) Fonksiyonuna Duyulan İhtiyaç 23
3.2.2 Nyquist Kriteri 26
3.3 Örnekleme ve Tutma Devreleri 28
3.3.1 Giriş ve Tarihsel Gelişim 28
3.3.2 Temel SHA Çalışması 30
3.3.3 İzle Modu Özellikleri 31
3.3.4 İzle-Tut Modu 31
3.3.5 Tut Modu Karakteristikleri 36
3.3.6 Tut – İzle Geçişi Karakteristikleri 40
3.3.7 SHA Mimarileri 40
3.3.8 IC ADC'ler için Dâhili SHA Devreleri 43
3.3.9 SHA Uygulamaları 44
3.4 Çoklu Kanal Veri Toplama Sistemleri 48
3.4.1 Veri Toplama Yapıları 48
3.4.2 Çoğullama 49

3.4.3 Veri Toplama Sistemlerinde Filtreleme 52
3.4.4 Bir Yongadaki Veri Toplama Sistemleri 55
3.4.5 Eş Zamanlı Örnekleme Sistemleri 56
3.4.6 Veri Dağıtım Sistemleri 57

4. GÜCÜN SAYISAL YÖNTEMLERLE ÖLÇÜLMESİ 60

4.1 DC ve AC Devrelerde Güç 60
4.2 Gücün Doğrudan ve Dolaylı Ölçümü 62
4.2.1 Gücün Dolaylı Yolla Ölçülmesi 62
4.2.2 Gücün Doğrudan Ölçülmesi 64
4.3 Sayısal Wattmetrelerin Yapım Prensipleri 66
4.4 ADE7756 Kullanarak Enerji Ölçüm Uygulamaları İçin RMS Hesaplamaları 69

5. UYGULAMA DEVRESİ 82

5.1 Giriş 82
5.2 Besleme Devresi 82
5.3 Analog Arayüz Devresi 83
5.4 Ana Devre 84
5.5 LCD Kontrol Devresi 86
5.6 Yazılım 87
5.6.1 Ana Devre Yazılımı 87
5.6.2 LCD Devre Yazılımı 92
5.7 MAX125–126 2x4 Kanallı, Eş Zamanlı Örnekleme Entegresi 94

6. SONUÇLAR 114

KAYNAKLAR 115

ÖZGEÇMİŞ 116

SİMGE LİSTESİ

C_H	Tutma kapasitörü
C_S	Örnekleme kapasitörü
f_a	Örtüşme frekansı
f_c	Taşıyıcı frekans
F_C	IIR filtrenin eşdeğer kesim frekansı
f_{in}	Giriş frekansı
f_{max}	İşaretin maksimum frekansı
f_s	Örnekleme frekansı
I_{ref}	Referans akım
M	Giriş işaretine karşılık basamak sayısı
Mq	Ölçülen işaretin değerine yakın olan kuantalama seviyesi
n	İşaretteki bit sayısı
P	Aktif güç
q	Kuantalama basamağının değeri
Q	Reaktif güç
S	Görünen güç
t_{acq}	Veri elde etme zamanı
t_{conv}	Dönüştürme zamanı
t_d	Dönüştürme zamanı
t_{da}	Analog yayılım gecikmesi
t_{dd}	Sayısal anahtar gecikmesi
t_e	Açıklık gecikme zamanı
t_{mux}	Çoğullayıcı anahtarlama zamanı
t_{pga}	PGA oturma zamanı
t_s	Örnekleme zamanı
U_{ref}	Referans gerilim
x	Ölçülen giriş işareti
x_{max}	Ölçülen işaretin maksimum değişme kademesi
V_{MAV}	Gerilim ortalamasının mutlak değeri
V_{RMS}	RMS gerilim
δ_{max}	Bağıl dönüştürme hatası
Δ_k	Kuantalama hatası
θ	Potansiyometrenin dönme açısı

KISALTMA LİSTESİ

A/D	Analog Digital Converter (Analog Sayısal Dönüştürücü)
AC	Alternate Current (Alternatif Akım)
ADC	Analog Digital Converter (Analog Sayısal Dönüştürücü)
AGND	Analog Ground (Analog Toprağı)
BPF	Bandpass Filter (Bant Geçiren Filtre)
CLK	Clock (Saat)
CMOS	Complementary Metal Oxide Semiconductor (Bütünleyici Metal Oksit Yarıiletken)
CS	Chip Select(Cip Seçimi)
CONVST	Conversion Start (Dönüştürmeye Başla)
D/A	Digital Analog Converter (Sayısal Analog Dönüştürücü)
DAC	Digital Analog Converter (Sayısal Analog Dönüştürücü)
DC	Direct Current (Doğru Akım)
DGND	Digital Ground (Sayısal Toprağı)
DR	Dynamic Range (Dinamik Aralık)
DSP	Digital Signal Processor (Sayısal İşaret İşlemcisi)
DVMs	Digital Voltmeters (Sayısal Voltmetreler)
FET	Field Effected Transistor (Alan Etkili Transistör)
FFT	Fast Fourier Transform (Hızlı Fourier Dönüşümü)
GF	Güç Faktörü
IC	Integrated circuit (Tümleşik Devre)
IF	Intermediate Frequency (Ara Frekans)
INT	Interrupt (Kesme)
kSPS	Kilosamples Per Second (Saniyedeki Bin Örneklemesi)
LCD	Liquid Crystal Display (Likit Kristal Ekran)
LPF	Low Pass Filter (Alçak Geçiren Filtre)
LSB	Least Significant Bit (En Düşük Bit)
MAV	Mean Absolute Value (Ortalama Mutlak Değer)
MSB	Most Significant Bit (En Yüksek Bit)
MSPS	Megasamples Per Pecond (Saniyedeki Bir Milyon Örneklemesi)
NZ	Nyquist Zone (Nyquist Alanı)
PC	Personal Computer (Kişisel Bilgisayar)
PCB	Printed Circuit Board (Baskı Devresi)
PCM	Pulse Code Modulation (Darbe Kod Kiplenimi)
PGA	Programmable Gain Amplifier (Programlanabilir Kazanç Yükselteci)
PWM	Pulse Width Modulation (Darbe Genişlik Modülasyonu)
RAM	Random Access Memory (Geçici Bellek)
REFIN	Reference Input (Referans Girişi)
REFOUT	Reference Output (Referans Çıkışı)
RD	Read (Yaz)
RMS	Root Mean Square (Etkin Değer)
RTD	Resistive Temperature Detector (Dirençli Sıcaklık Algılayıcı)
S	Apparent Power- Magnitude of Complex Power (Görünen Güç-Kompleks Gücün Genliği)
SAR	Successive Approximation (Başarılı Yaklaşım)
SFDR	Spurious-Free Dynamic Range (Parazitsiz Dinamik Aralık)
SHA	Sample and Hold Amplifier (Örnekleme ve Tutma Yükselteci)
SNR	Signal-to-Noise Ratio (İşaret Gürültü Oranı)
SPI	Serial Peripheral Interface (Seri Çevre Birim Arayüzü)

T/H	Track and Hold (İzle ve Tut)
TS	Tam Skala
WE	Windowing Effect (Pencere Etkisi)
WR	Write (Oku)

ŞEKİL LİSTESİ

Sayfa

Şekil 2.1 Genel bir sayısal ölçme sisteminin blok şeması 2
Şekil 2.2 Ayrık işaretin elde edişi 5
Şekil 2.3 Analog-sayısal dönüştürücüsünün genel blok şeması 6
Şekil 2.4 Sayısal ölçme cihazının genel blok şeması 6
Şekil 2.5 Doğrudan dönüşümlü ADC blok şeması 7
Şekil 2.6 Geri beslemeli ADC şeması 8
Şekil 2.7 DAC'nin sayısal potansiyometre olarak gösterilişi 10
Şekil 2.8 İki polariteli sayısal potansiyometre 10
Şekil 2.9 DAC'lerin transfer karakteristiği 11
Şekil 2.10 3bit'li bir DAC'nin ideal transfer karakteristiği 12
Şekil 2.11A ADC ve DAC'nin çıkış işaretleri 13
Şekil 2.11B ADC'nin ideal transfer karakteristiği 13
Şekil 2.12 Analog-sayısal dönüşüm işleminin mekanik tartı işlemine benzerliği 14
Şekil 3.1 Sayısal veri toplama sisteminin genel blok şeması 17
Şekil 3.2 Merkezi kontrollü veri toplama sistemi 18
Şekil 3.3 Merkezi kontrollü olmayan veri toplama sistemi 19
Şekil 3.4 Çoğullayıcı ilave edilerek kanal sayısının arttırılması 20
Şekil 3.5 Basamak eğimli çok kanallı veri toplama sistemi 21
Şekil 3.6 Örneklenmiş veri sistemi 22
Şekil 3.7 Örneklemesiz ADC giriş frekans sınırlamaları 23
Şekil 3.8 AC işaretlerin sayısallaştırılması için gereken *Örnekleme ve Tutma* fonksiyonu. 25
Şekil 3.9 *Örnekleme ve Tutma* fonksiyonlu ya da fonksiyonsuz 8bit, 20MSPS flash ADC 26
Şekil 3.10 Zaman domeninde örtüşme 27
Şekil 3.11 Analog Device üretimi SHA1 ve SHA2 *Örnekleme ve Tutma* 'ları 29
Şekil 3.12 Temel *Örnekleme ve Tutma* devresi 30
Şekil 3.13 *İzle - Tut Modu* Duraç, geçici rejim ve oturma zamanı hataları 32
Şekil 3.14 *SHA* devresi dâhili zamanlama 33
Şekil 3.15 *SHA* dalga şekilleri 34
Şekil 3.16 Efektif açıklık gecikme zamanı 35
Şekil 3.17 SHA çıkışı üzerinde açıklık ya da örnekleme saati seğirmesinin etkileri 36
Şekil 3.18 *Tut Modu* Zayıflaması 37
Şekil 3.19 PCB kaçağını düşürmek için koruma ekranını tutma kapasitöründeki gerilimle sürülmesi 37
Şekil 3.20 Bir gerçek toprak SHA tasarımında koruma ekranı kullanma 38
Şekil 3.21 Dielektrik soğurma 39
Şekil 3.22 *Tut Modu* bozulmasının ölçülmesi 40
Şekil 3.23 Açık çevrim SHA mimarisi 41
Şekil 3.24 Diyot köprü anahtarı kullanılarak açık çevrim SHA 42
Şekil 3.25 Açık çevrim SHA tamamlanmış hali 42
Şekil 3.26 Toplama noktasında anahtarlanan evirici integratör temelli kapalı çevrim SHA . 43
Şekil 3.27 Tipik bir anahtarlanmış kapasitör CMOS *Örnekleme ve Tutma* için basitleştirilmiş giriş devresi 44
Şekil 3.28 Bir DAC olarak SHA kullanımı 45
Şekil 3.29 Çoklu SHA'lar ve tek ADC kullanılarak eşzamanlı örnekleme 46
Şekil 3.30 Çoklu SHA'lar ve tek DAC kullanılarak veri dağıtım sistemleri 46
Şekil 3.31 Analog hat gecikmesi için SHA'ların kullanılması 47
Şekil 3.32 Çoklu kanal veri toplama sistemine iki yaklaşım örneği 48
Şekil 3.33 Tipik bir analog çoğullayıcının basitleştirilmiş diyagramı 49

Şekil 3.34 PGA ve SAR ADC'li çoğullanmış bir veri toplama sistemi 50
Şekil 3.35 SHA fonksiyonunun ADC'ye eklenmesi, dinamik giriş işaretlerinin işlenmesine imkân tanır 51
Şekil 3.36 SHA kullanarak çoğullanmış veri elde sistemi için tipik zamanlama diyagramı . 52
Şekil 3.37 Bir veri dağıtım sisteminde filtreleme 53
Şekil 3.38 Örnekleme ADC'si kullanılarak eşzamanlı örnekleme veri toplama sistemi 56
Şekil 3.39 Analog veri dağıtımı için seçenekler 58
Şekil 3.40 Uzak, çoklu kanal veri dağıtımı 59
Şekil 4.1 (a) DC ve toplam gücün ölçülmesi, (b) ve (c) reaktif gücün ölçülmesi 63
Şekil 4.2 Gücün doğrudan ölçülmesi 64
Şekil 4.3 Sayısal wattmetrenin blok şeması 66
Şekil 4.4 Sayısal çarpıcılı wattmetrenin blok şeması 67
Şekil 4.5 İntegratörlerin çıkış gerilimlerinin değişimi 67
Şekil 4.6 Mikroişlemcili sayısal wattmetrenin blok şeması 68
Şekil 4.7 rms hesaplamada giriş kayma etkisi 72
Şekil 4.8 Giriş kanallarının dalga form örneklemesi 72
Şekil 4.9 Örnekleme işaretinin onluk sisteme dönüştürülmesi 73
Şekil 4.10 rms hesaplama işaret yolu 74
Şekil 4.11 IIR filtresi 74
Şekil 4.12 IIR filtresi genlik cevabı 75
Şekil 4.13 IIR basamak cevabı 75
Şekil 4.14 Karekök alma algoritması 76
Şekil 4.15 Aktif enerji okuma rutini 78
Şekil 4.16 Kesme hizmeti rutini 79
Şekil 4.17 Gerilim rms hesaplama doğrusallığı 81
Şekil 4.18 Akım rms hesaplama doğrusallığı 81
Şekil 5.1 Uygulama besleme devresi 82
Şekil 5.2 Uygulama analog arayüz devresi 83
Şekil 5.3 Uygulama ana devresi 84
Şekil 5.4 Uygulama LCD kontrol devresi 86
Şekil 5.5 Fonksiyonel Diyagram 101
Şekil 5.6 Eşdeğer Giriş Devresi 102
Şekil 5.7 Zamanlama Diyagramı 104
Şekil 5.8 4 Kanallı Dönüştürme, Giriş Çoğullama A 105
Şekil 5.9 Dâhili Referans 107
Şekil 5.10 Harici Referans 108
Şekil 5.11 Bipolar Transfer Fonksiyonu 109
Şekil 5.12 Çıkış Çoğullayıcı Çözücü Devresi 110
Şekil 5.13 Vektör Motor Kontrol 111
Şekil 5.14 Entegrenin pin görünümü 112
Şekil 5.15 Entegrenin tipik çalışma devresi 113

ÇİZELGE LİSTESİ

Sayfa

Çizelge 3.1 *Örnekleme ve Tutma* karakteristikleri 31
Çizelge 3.2 Gereken doğruluk için tek-kutup filtre oturma zamanı..... 54
Çizelge 5.1. Çalışma Modları..... 106

ÖNSÖZ

"Mikroişlemcili Bir Enerji Analizörü Uygulaması" başlıklı Yüksek Lisans Tez çalışmamı, teorik ve pratik olarak tamamlamış bulunmaktayım. Bu çalışmada, veri toplama sistemleri etraflı bir şekilde incelenerek, bir enerji analizörünün nasıl uygulanabileceği detaylı olarak ele alınmıştır. Çalışmanın ana hedefi bir DC–DC dönüştürücünün veriminin ölçülmesi olup, bu çalışma AC uygulamalar için de bir temel oluşturmaktadır. İleriye dönük olarak bu konuda çalışacak olan arkadaşlarıma bu çalışmanın yararlı olmasını dilerim.

Bütün tez çalışmalarım boyunca büyük bir özveri ile beni daima yönlendiren ve destekleyen, tez danışmanım ve hocam **Yrd.Doç.Dr.Faruk BAKAN'**a en içten teşekkürlerimi sunuyorum.

ÖZET

Bu çalışmanın ilk bölümünde veri toplama sisteminin temelini oluşturan sayısal ölçme yöntemleri açıklanmaktadır. Bu bölümde sayısal/analog dönüşümleri, ayrık işaret elde edilmesi, sayısal cihaz tipleri ve bunların teknik özellikleri üzerinde durulmuştur.

Teorik çalışmanın kalbini oluşturan ikinci bölümde veri toplama sistemleri ve bunları oluşturan temel yapılardan biri olan *örnekleme ve tutma* yapısı üzerinde durulmuştur. Bu yapı günümüzde hemen hemen tüm ADC- DAC yapılarında kullanıldığından büyük öneme sahiptir. Burada *örnekleme ve tutma* yapısının gelişimi, devre yapıları, çoklu yapılarda kullanımı incelenmektedir.

Üçüncü bölümde temel güç ölçme yapılarından, bunların uygulama tiplerinden ve ADE7756 entegresi kullanılarak gerçekleştirilmiş bir rms hesaplama örneğinden bahsedilmektedir.

Bu çalışmanın son bölümünde ise DSP tabanlı 14 bit bir veri toplama sistemi uygulaması ile ilgili donanım ve yazılım konuları ele alınmaktadır.

Anahtar kelimeler: Enerji analizörü, örnekleme teorisi, eş zamanlı örnekleme, veri toplama sistemleri.

ABSTRACT

In the first part of this study, digital measurement methods that are the base of data acquisition systems are discussed. In this part, digital/analog conversions, discrete signal acquisition, digital device types and technical specifications of them are emphasized.

In the second part which is the heart of theoretical work, data acquisition systems and *sample and hold* one of the base structures of data acquisition systems are described. As this structure is used almost in all ADC – DAC applications, it has a big importance. The development of *sample and hold* structure, circuit types and the usage of *sample and hold* structure in multi systems are observed in this part.

In the third part of this study, basic power measurement structures, the application types of them and using ADE7756 IC an rms calculation example are discussed.

In the last part of this study, hardware and software subjects related to a DSP based 14 bit data acquisition system application are discussed.

Keywords: Energy analyzer, sampling theory, simultaneous sampling, data acquisition systems.

1. GİRİŞ

Günümüzde hızla gelişen yarı iletken teknolojilerine paralel olarak elektrik gücünün ölçülebilme kabiliyeti ve analiz edilebilme yöntemleri de gelişmektedir. Elektrik enerjisine olan talebin yükselmesiyle birlikte öneminin artması, enerjinin son kullanıcı açısından daha sağlıklı ve güvenilir olmasını gerekli kılmaktadır. Bunun sonucunda da kullanılan enerjiyi denetleyerek ve analizini yaparak daha sağlıklı ve güvenilir olmasını sağlayacak olan veri toplama sistemlerinin kullanılması ihtiyacı ortaya çıkmaktadır.

Veri toplama sistemleri genel olarak sıcaklık, basınç gibi çeşitli fiziksel işaretlerin ölçülmesi, işlenmesi, kaydedilmesi ve analizi için günümüzde yaygın olarak kullanılmaktadır. Veri toplama sistemi, temel olarak algılayıcı, dönüştürücü ve işaret analiz / kaydetme bölümlerinden oluşur. Algılayıcılar, fiziksel parametreleri elektriksel işaretlere çeviren elemanlardır. Bu elektriksel işaretler, doğrudan ya da çeşitli işaret şekillendirici ünitelerden geçtikten sonra dönüştürücülere iletilir. Burada analog formda olan elektriksel işaretler, dinamik yapılarına uygun bir hızda ve çözünürlükte örneklenerek sayısal forma dönüştürülür. Sayısal forma dönüştürme işleminde analog sayısal dönüştürücüler (ADC) kullanılmaktadır. Sayısal formdaki bu işaretler, saklama / analiz gibi işlemler için bilgisayarlara ya da mikrokontrolörlere iletilirler. İşlenen veri, kontrol ya da bilgi amacıyla tekrar analog forma sayısal analog dönüştürücüler (DAC) yardımıyla dönüştürülür.

Bilgisayarda bulunan sayısal veri, daha çok otomasyon sistemlerinde kullanılan SCADA yapısına benzer veri toplama ünitelerinde geçmişe yönelik veri saklama ve veri analizi amacıyla işlenmektedir. Mikrokontrolörlerde işlenen sayısal veriler ise daha çok bir cihazın ya da modülün kontrolünün sağlanması amacıyla kullanılır.

Test, ölçüm ve otomasyon uygulamaları birbirinden çok farklı yapılarda olabileceği için elde edilen işaretlerin eşzamanlı olarak toplanması gerekirken bazılarında işaret kaynakları birbirinden çok farklı noktalarda sahaya yayılmış olabilir [9].

Bu tez çalışmasında veri toplama sistemlerini oluşturan sayısal ölçme yöntemleri incelendikten sonra veri toplama sistemleri ve bunları oluşturan yapılar üzerinde durulmaktır. Tez çalışmasının son bölümlerinde elektriksel güç ölçme yöntem ve yapıları ile yüksek frekanslı işaretlerin ölçülmesi amacıyla yapılan uygulama çalışması yer almaktır.


2. SAYISAL ÖLÇME YÖNTEMLERİ

2.1 Giriş

Teknolojideki hızlı gelişmelerin bir sonucu olarak her geçen gün daha yüksek teknik özellikli cihazların kullanımına gerek duyulmaktadır. Sayısal ölçme yöntemi bu tip cihazların geliştirilebilmesine imkân sağlamaktadır.

Sayısal ölçme cihazında ölçülen parametrelerin otomatik olarak ayrık işaretleri oluşturulur. Ölçme sonucunun ikili veya onlu kodlar şeklinde ifade edilmesi bu cihazların kontrol elemanları ile birlikte çalışmasına ve ölçülen parametrelerin doğrudan kontrol elemanına verilmesine imkân sağlar. Günümüzdeki otomatik kontrol sistemlerinde sayısal kontrol elemanları kullanıldığından böyle sistemlerde ölçme ortamı ile kontrol elemanları arasındaki ilişkiyi sağlayan elemanlar olmalıdır. Böylece ortamın analog (sürekli) formda olan işaretleri ayrık forma dönüştürülmeli ve tersine ayrık işaretler analog işaretlere dönüştürülebilmelidir. Birinci grup cihazlar analog-sayısal dönüştürücü (ADC), ikinci grup ise sayısal-analog dönüştürücü (DAC) şeklinde isimlendirilir.

Otomatik ölçme ve kontrol sisteminin blok şeması Şekil 2.1'de gösterilmiştir.



Şekil 2.1 Genel bir sayısal ölçme sisteminin blok şeması

Sensörler yardımı ile işlem parametreleri hakkında bilgi elde edilir. Genellikle bunların çıkışında analog işaret elde edilir. Bu işareti kontrol elemanına vermek için ADC kullanılmalıdır. Kontrol elemanında bazı matematiksel ve lojik işlemler yapıldıktan sonra sonucu gösteren bir kod elde edilir. Kontrol ortamının doğru çalışması için kontrol elemanları analog işareti kabul edebildiğinden çıkış kodu analog işarete dönüştürülmelidir. Bu fonksiyon DAC'ler ile gerçekleştirilebilir.

ADC'lerin ortaya çıkması sonucunda sayısal ölçme cihazları üretilmeye başlandı. Bu cihazlar doğrudan gerilim, frekans, faz kayması, direnç v.b fiziksel işaretlerin ölçülmesi için kullanılmaktadır. Sayısal ölçme cihazları birkaç işareti ölçmek için ayrı bir genel kullanımlı cihaz şeklinde de üretilmektedir. Ölçülecek işaretin rakamlar ile ifade edilmesi cihaz göstergesinin oluşturduğu kısıtlamayı ortadan kaldırır. Yüksek doğruluklu analog ölçme cihazlarında bu kısıtlamaların etkisi daha fazladır.

Sayısal ölçme sistemlerinde yüksek doğruluğun elde edilmesinin nedeni, kararlı ve yüksek doğruluklu referans işaretler ile karşılaştırma yönteminin kullanılmasıdır. Sayısal ölçme cihazının çalışma hızı, bunun kullanılma alanına ve doğruluğuna bağlıdır. Çalışma hızı saniyede bir ölçme ile milyonlarca ölçmeye kadar değişebilir. Bu üstünlük özel ölçme metotlarının ve hızı yüksek olan elemanların kullanılması sayesinde elde edilir.

Kontrol edilen işlemlerin yüksek hızda değişimi ve karmaşık işlemlerin en uygun kontrolü için çok sayıda (yüzlerce, binlerce) fiziksel işaretlerin kullanılma ve ölçülme yüksek hızda çalışma gerekliliğini ortaya çıkarır. Bu durumda her bir kontrol edilen işaret için ayrı bir ADC'nin kullanılması mümkün değil ve hem de ekonomik değildir. Yalnız bir tane yüksek hızla çalışan ADC kullanılarak tüm kontrol noktalarındaki parametreler ölçülerek koda dönüştürülebilir. Sayısal ölçme cihazları ölçme işleminin otomatik olarak yapılmasını (kademenin, polaritenin v.b. seçilmesi), ölçme sonuçlarını operatörün yardımı olmadan kontrol elemanına vermeye imkân sağlamaktadır.

Böylece sayısal ölçme cihazlarının üstünlükleri yüksek hassasiyetliliği, geniş ölçme kademesine sahip olması, göstergenin objektifliği ve elverişliliği, elektromekanik işlem olmadığından yüksek çalışma hızına sahip olması, ölçme sistemlerinde kullanılabilmesi ve sayısal kontrol elemanı programı ile kontrol edilebilmesi, otomatik kalibrasyonun mümkün olması, ölçme sonuçlarının uzak mesafeye gönderilebilmesi şeklinde sıralanabilir.

Sayısal cihazlar daha karmaşık bir yapıya sahiptirler. Bundan dolayı analog cihazlardan daha pahalı olmaktadırlar. Buna rağmen gelişen teknolojiye paralel olarak sayısal cihazların

maliyetleri de düşmektedir. Panel tipi cihazlar maliyetlerinin düşük olması ve teknik parametrelerinin yüksek olması nedeni ile sayısal tipte yapılmaktadır.

Bilginin her zaman sayısal formda ifade edilmesi uygun olmayabilir. Sayısal rakamlar kolonu ile ifade edilmiş bilgilerin grafik şeklindeki bilgilere göre anlaşılmaları daha zordur. Analog cihaz ile ölçme yapıldığında, operatör ölçülen işaretin değişimi hakkında bir fikir beyan edebilir. Sayısal cihazda ise ölçme işlemi yapıldıktan sonra elde edilen sonuç rakam şeklinde göstergeye iletildiğinden böyle bir yorum yapılamaz. Bilginin Sayısal formda ifade edilmesi bazı alanlarda psikolojik bakımdan da sıkıntı vermektedir. Mesela uçaklardaki pilotlar uçuş koordinasyonlarını sağlarken analog göstergeli cihazları daha çok tercih etmektedirler. Bu bakımdan ortak bir çözüm olarak bilgilerin hem analog ve hem de sayısal formlarda ifade edilmeleri daha uygun görülmektedir.


Hem analog hem de sayısal elektik ölçme tekniklerinin teknolojik gelişmeleri paralel şekilde ilerlemeye devam edecektir ,Abbasoğlu H. ve Pastacı H., (1996).

2.2 Sürekli Büyüklüklerin Ayrık İşaretlere Dönüştürülmesi

Sürekli giriş işaretinin ayrıklaştırılmasından, kuantalandırılmasından ve kodlandırılmasından oluşan ölçme işlemi analog-sayısal dönüşüm olarak isimlendirilir. Bu ölçme işlemini otomatik olarak gerçekleştiren ve giriş işaretinin değerine uygun ayrık işaretleri üreten dönüştürücüye de analog-sayısal dönüştürücü denir.

Analog-sayısal dönüştürücülerinde giriş işaretinin hem genliğe göre hem de zamana göre kuantalanması yapılır.

Zamana göre kuantalamanın (ayrıklaştırmanın) gereği, herhangi bir ölçme işlemi için zamana ihtiyaç vardır ve bu zaman süresi bittikten sonra ikinci bir ölçmeye geçilebilir şeklindedir. Ayrıklaştırma eşit basamaklı veya değişik basamaklı olabilir. Şekil 2.2'de ayrık işaretin elde edilişi gösterilmektedir.



Şekil 2.2 Ayrık işaretin elde edişi


Genliğe göre kuantalamada seçilmiş işaret birkaç eşit basamağa bölünür. Genellikle kuantalama basamağı ölçülen işaretin birimine eşit seçilir. Kuantalamaya basit bir örnek olarak uzunluğun ölçülmesinde milimetrelere bölme yönteminin kullanılması gösterilebilir. Genliğe göre kuantalama da eşit basamaklı olabilir. Bu amaçla çeşitli kuantalama yöntemleri kullanılabilir.

Basamak veya kuantaların sayısı verilmiş olan sayı sisteminde ifade edilmesi kodlandırma olarak isimlendirilir. Kodlandırmaya en basit örnek olarak; ölçeğin uygun çizgilerine karşılık olan rakamların yazılması verilebilir.

Yukarıdaki açıklamalara bağlı olarak analog-sayısal dönüştürücüsünün genel devre şeması


Şekil 2.3'te gösterilmiştir.

Şekilden de anlaşılacağı gibi ayrıklaştırma bloğu, kuantalama ve kodlandırma bloklarının çalışmasını kontrol eder. Kuantalama bloğunun girişine ölçülecek x(t) işareti verilir ve kodlandırma bloğunun çıkışında ayrık işaretler elde edilir. Gösterilen blokların dönüştürme zamanı ADC'lerin zaman karakteristiğini belirler. Yani ADC'nin çalışma hızı bu blokların hızına bağlıdır.



Şekil 2.3 Analog-sayısal dönüştürücüsünün genel blok şeması

Ölçülen büyüklüklerin ayrık işaretlerini bulan ve sonucu sayısal formda ifade eden cihaz sayısal ölçme cihazı olarak isimlendirilir. Genel olarak sayısal ölçme cihazının blok şeması Şekil 2.4'te gösterilmiştir.



Şekil 2.4 Sayısal ölçme cihazının genel blok şeması

Ölçülen x(t) büyüklüğü işaret şekillendiricisi yardımı ile a(t) analog işaretine dönüştürülerek ADC'ye verilir. ADC'nin çıkışında elde edilen ayrık işaretleri (Dİ) göstergede ölçülen işaretin değeri olan N rakamına çevrilir.


ADC ve sayısal ölçme cihazı temel karakteristikleri (doğruluğu ve çalışma hızı) açısından farklıdırlar. ADC'lerin genel olarak göstergesi ve kontrol elemanları bulunmaz ve tek kademelidirler ,Abbasoğlu H. ve Pastacı H., (1996).

2.3 Sayısal Ölçme Cihazlarının Sınıflandırılması

Herhangi bir sayısal ölçme cihazının temel devresi analog-sayısal dönüştürücüsüdür (ADC). Buna bağlı olarak sayısal cihazlar ADC'nin iç donanımına göre sınıflandırılır. ADC'ler ise çeşitli belirtilere göre sınıflandırılırlar:


- Ölçülen işaretin dönüştürüldüğü **ara işaretlerin tipine göre** (zaman aralığı, frekans, gerilim, v.b.)
- **İç donanımının tipine göre** (geri beslemeli ve geri beslemesiz)
- Analog giriş işaretinin **işlem yöntemine göre** (giriş işaretinin ani değerinin işlemi-integral alma prensibi kullanılmayan ADC'ler, belli bir zaman süresince giriş işaretinin ortalama değerinin ölçülmesi –integral alma prensibi kullanılan ADC'ler).

İç donanımının tipine göre ADC'ler geri beslemeli ve geri beslemesiz olmak üzere iki grup altında incelenebilir. Geri beslemesiz ADC'lerde Şekil 2.5'te gösterildiği gibi çıkıştan giriş devresine herhangi bir geri besleme işareti uygulanmamaktadır.



Şekil 2.5 Doğrudan dönüşümlü ADC blok şeması

İşaretin geçtiği devrelerde birkaç dönüştürücü vardır ve bunlardan her birinin kendi geri besleme devresi olabilir (kesikli çizgiler). Geri beslemesiz devreye örnek olarak RTD (Resistive Temperature Detector) ile sıcaklığın koda dönüştürülebilmesi verilebilir: Sıcaklık direnç değişimine, direnç değişimi gerilime, gerilim frekansa ve frekans koda dönüştürülür.($T \rightarrow \Delta R \rightarrow U \rightarrow f \rightarrow N_0$). Bu prensibe göre yapılmış ADC'lerin temel özellikleri yüksek çalışma hızına sahip olması, doğruluğunun çok iyi olmaması (dönüşüm işleminde ayrı ayrı dönüştürücülerinin hatalarının toplanmasından dolayı) v.b. şeklinde verilebilir. Geri beslemeli ADC'de çıkıştan girişe geri besleme yapılır (Şekil 2.6).



Şekil 2.6 Geri beslemeli ADC şeması

Burada x giriş işareti ölçme işleminde geri besleme dönüştürücüsünün y çıkış işareti ile karşılaştırılır. Çeşitli karşılaştırma algoritmaları kullanılarak teknik özellikleri farklı ADC'ler yapılabilir. Bu devrede de dönüştürücülerin kendi geri besleme devreleri olabilir. Böyle ADC'lerin temel özellikleri karşılaştırma yapıldığından işlem hızının düşük olması, daha büyük doğruluğa sahip olması (genel geri besleme devresi olmasından ve karşılaştırma için çok doğru bir referans işaretin kullanılmasından dolayı) v.b. şeklinde verilebilir.

Ölçülen herhangi bir fiziksel işaret koda çevrilmeden önce analog dönüştürücüsü yardımı ile analog-sayısal dönüşüm işlemi kolay olabilecek bir işarete dönüştürülür. Analog-sayısal dönüşümlerde giriş işareti olarak uzay büyüklükleri (uzunluk, dönme açısı v.b.), elektrik darbelerinin sayısı, frekansı, süresi, elektrik işaretlerinin genliği gibi büyüklükler kullanılır. Buna göre de analog dönüştürücüsünün olup olmamasına bağlı olarak geri beslemesiz ADC'ler aşağıdaki gibi sınıflandırılabilir:


- Uzay parametreli ADC'ler (kod diskleri ve kod plakası veya cetveli kullanılarak doğrusal ve açısal yer değişimlerinin koda dönüştürülmesi.
- Sayı – darbe dönüştürmeli ADC'ler (ölçülen işaret elektrik darbe sayısına dönüştürülür ve ölçülen işaretin değerine karşılık darbe sayısı sayısal sayıcı ile sayılır.)
- Frekansa dönüştürmeli ADC'ler (ölçülen büyüklük elektriksel darbe serisine dönüştürülür ve belli bir zaman süresince bu darbelerin sayısı sayılarak frekans değeri bulunur)
- Zaman aralıklı ADC'ler (ölçülen büyüklük zaman aralığına dönüştürülür ve bu aralık süresince referans darbelerinin periyotları sayılarak kod elde edilir)
- Genlik dönüştürmeli ADC'ler (ölçülen büyüklük elektriksel işaret genliğine dönüştürülür ve bunun değeri referans işaretin tüm değerleri ile karşılaştırılarak koda dönüştürülür)

Geri beslemeli ADC'lerde geri besleme dönüştürücüsünün çıkış işareti önceden belirtilmiş bir programa göre değiştirilir. Buna bağlı olarak geri besleme dönüştürücüsünün çıkış işaretinin

değişim kuralına göre sabit basamaklı, ardışıl yaklaşımlı ve izleyen tipte geri beslemeli ADC'ler vardır. Geri beslemeli ADC'ler temel olarak elektriksel işaretlerin (DC ve AC devrelerinde gerilim, direnç v.b.) ölçülmesinde kullanılır ,Abbasoğlu H. ve Pastacı H., (1996).


2.4 Sayısal-Analog Dönüşümü

Sayısal-analog dönüştürücüsü sayısal N ve referans R işaretleri olarak kabul eder ve çıkışında bu işaretlerin çarpımına eşit olan A=RN işaretini oluşturur. Bu bağıntıda N rakamı her zaman 1'den küçüktür. Sembolik olarak DAC Şekil 2.7'de çizildiği gibi sayısal potansiyometre şeklinde de gösterilebilir.



Şekil 2.7 DAC'nin sayısal potansiyometre olarak gösterilişi


DAC'nin R referans işareti potansiyometrenin girişine uygulanmış gerilimdir (U_R). N giriş kodu potansiyometrenin dönme açısı (θ) veya doğrusal yer değişimi, A çıkış işareti ise potansiyometrenin çıkış işareti (U_o) ile ifade edilir. N, R ve A işaretlerinin pozitif olduğu göz önüne alınmıştır. Potansiyometre devresinin çıkışında iki polariteli işaretin elde edilmesi Şekil 2.8'da gösterildiği gibi iki yöntemle sağlanabilir.



Şekil 2.8 İki polariteli sayısal potansiyometre


Birinci potansiyometre devresinde θ=0 olduğunda milin kontağı (+ U_R) ile (-U_R)'nin ortasında bulunur. Bu durumda $U_o = 0$ olur. $\theta > 0$ olduğunda U_o pozitiftir, $\theta < 0$ olduğunda ise U_o negatiftir. İkinci potansiyometre devresinde ise dönme açısının kutbuna bağlı olarak anahtar ya (+ U_R)'ye ya da (-U_R)'ye bağlanır. Çıkışta uygun kutuplu gerilim elde edilir.

Yapılan açıklamalara bağlı olarak DAC'ler bir kutuplu veya iki kutuplu olabilir. Bir kutuplu DAC'lerde çıkış geriliminin kutbu sabittir, iki kutuplu DAC'lerde ise her iki kutupta olabilir. İki çeşit iki kutuplu DAC vardır: standart iki kutuplu (bipolar) ve kutup işaretli (signal magnitude). Standart iki kutuplu DAC'de sıfır koduna (bütün bit'ler sıfırdır) eksi maksimum (tam ölçek) analog işareti, bütün bitler de bir olduğunda artı maksimum analog işareti (1LSB kadar az) ve girişe uygulanan kodun MSB'si bir diğer bitlerin sıfır olması durumunda ise çıkış sıfır elde edilir. Kutup işaretli DAC'de giriş kodu tüm 0'lardan tüm 1'lere kadar değiştiğinde analog çıkış işareti 0'dan maksimuma (1LSB kadar az) kadar değişir. Bu DAC'lerde kutbu belirlemek için ilave bit kullanılır. Bu farklılıklara rağmen her üç DAC aynı yapıya sahiptir ve bir kutuplu DAC'ler ile gerçekleştirilebilirler. Şekil 2.9'da bu DAC'lerin transfer karakteristikleri gösterilmiştir (basitlik için karakteristiğin basamak şeklinde olması göz önüne alınmamıştır).



Şekil 2.9 DAC'lerin transfer karakteristiği


Genel olarak DAC'lerin çıkış işareti gerilim, akım veya direnç olabilir. Bunların dışında başka işaret de olabilir: faz kayması, manyetik akı v.b. DAC'nin çıkışı basamak şeklinde olduğu için arzu edilen herhangi bir ara değer elde edilemez. DAC'lerin girişine kod işareti uygulandığından girişteki seviye veya basamak sayısı sonludur. Buna bağlı olarak çıkış seviyelerinin sayısı da sonludur. Böylece DAC'lerin giriş ve çıkış büyüklükleri kuantalanmış işaretler olur. Aşağıdaki şekilde anlaşılması kolay olması bakımından 3bit'li bir DAC'nin ideal transfer karakteristiği gösterilmiştir.



Şekil 2.10 3bit'li bir DAC'nin ideal transfer karakteristiği

Tüm θ'lar kodu 0 çıkış işaretine. Tüm 1'ler kodu ise tam ölçek değerinden 1LSB kadar az olan çıkış işaretine karşılıktır. n bit'li DAC'nin tam ölçek çıkış gerilimini elde etmek için kod girişine (n+1) bit'li 1, diğerleri ise 0 olan kod uygulanmalıdır. n bit'li DAC'de (n+1) bit olmadığından çıkışta tam ölçek geriliminden 1LSB kadar az gerilim elde edilir.

Eğer ADC ve DAC seri bağlanmış ise ADC'nin girişine verilen sürekli değişen işaretin benzeri DAC'nin çıkışından elde edilemez. DAC'nin çıkış işareti ADC'nin girişine uygulanmış ayrık basamaklarla ifade edilmiş yaklaşım şeklidir (Şekil 2.11A). Bu basamakların ölçüsü dönüştürücüsünün hassasiyetine ve dönüştürme hızına bağlıdır ,Abbasoğlu H. ve Pastacı H., (1996).




Şekil 2.11A ADC ve DAC'nin çıkış işaretleri

2.5 Analog-Sayısal Dönüşümü

Analog-sayısal dönüştürücüsüne A analog giriş işareti ile R referans işareti uygulanır ve çıkışta N ayrık çıkış işareti (kodu) elde edilir. İdeal ADC'de çıkış kodu N için aşağıdaki bağıntı yazılabilir:

$N \equiv \left[\frac{A}{R}\right]$ Buradaki ≡ işareti ve köşeli parantez çözünürlüğe bağlı olarak N'nin A/R oranına yaklaşım miktarını verir.


ADC'nin ideal transfer karakteristiği Şekil 2.11B'de gösterilmiştir ve basit olması bakımından 3bit'li seçilmiştir.



Şekil 2.11B ADC'nin ideal transfer karakteristiği

Analog giriş işaretinin değişim aralığında her an herhangi bir değere sahip olmasına rağmen çıkış işareti kuantalanmış işaret şeklinde değişir. İdeal ADC'nin çıkışındaki ilk değişim giriş gerilimi değiştirilerek 0.5LSB'ye ulaştığında meydana gelir. Buna bağlı olarak çıkışta 001 kodu elde edilir ve giriş işareti artımı 1.5LSB'ye ulaşana kadar bu kod aynı kalır.0.5LSB ADC'lerde kuantalama hatası ile ilgilidir. Bu hata genel olarak ±0.5LSB olarak kabul edilmiştir. Görüldüğü gibi ADC'nin karakteristiği genişliği 1LSB olan basamaklar ile değişmektedir. Basamağın genişliğini azaltmak ile (bit'ler sayısını arttırmakla) analog giriş işaretinin daha küçük değerleri koda çevrilebilir ve sonuçta kuantalama hatası azaltılabilir.

Analog işaretin koda dönüştürülmesi işlemi mekanik tartı işlemine çok benzer (Şekil 2.12).



Şekil 2.12 Analog-sayısal dönüşüm işleminin mekanik tartı işlemine benzerliği

W_X giriş A analog işaretine karşılık olup, W_R ise R referans işaretine karşılık olan tartı referans işaretidir. N sayıda referans tartı elemanı gerekir ki analog işaretinin değeri tartılabilsin. Farz edelim ki; W_X =9.37kg ve referans tartı elemanı W_R =1kg'dır. Bu durumda N= 9 olacaktır. W_X'i 1kg'dan küçük olan bir doğruluk ile ölçemeyiz. Bu örnekte kuantalama hatası 0.37kg'dır ,Abbasoğlu H. ve Pastacı H., (1996).

2.6 Sayısal Cihazların Temel Teknik Karakteristikleri

Sayısal cihazların ölçme işlemlerinde kullanım alanını belirten temel teknik karakteristikler çözünürlük, doğruluk, çalışma hızı, gürültülere karşı dayanıklılık v.b. şeklinde sıralanabilir.

2.6.1 Çözünürlük

Teorik olarak n bit'li DAC'nin tam ölçek aralığında bölünmüş (2^n–1) sayıda giriş işaretlerine (kuantalara) cevap olarak çıkışında ayrık işaretler oluşturur. n bit'li ADC'de ise tam ölçek analog giriş işaretine karşılık olarak çıkışta (2^n–1) sayıda ayrık değerleri (kuantaları) oluşturulur. Bu açıklamalara bağlı olarak n bit'li dönüştürücünün çözünürlüğü (2^n–1)≅ 2^n şeklinde yazılabilir. Eğer iç gürültülerin seviyesi kuantalama basamağından büyük ise veya elemanların değişimi fazla ise gerçek çözünürlük küçük olacaktır. Mesela bu etkilerden dolayı 12bit'li dönüştürücünün çözünürlüğü 10'a kadar azaltılabilir.

Çözünürlük bir sayıdır ve sayıcıda sayılabilen maksimum sayının en küçük sayıya oranı olduğu için birimsizdir. Mesela 5 haneli sayısal voltmetrede N_{max} = 100000 sayı sayılabildiği için tam ölçek çözünürlüğe 100000: 1 oranı şeklinde ifade edilir.

Çözünürlük $1/2^n$ şeklinde de tanımlanır ve bu durumda cihazın ayırt etmesini ifade eder. Mesela 12bit'li ADC'nin ayırt etmesi $1/2^{12}$ (1/4096) olur. Çözünürlük % olarak ta ifade edilir:

$$\text{Yüzde çözünürlük} = \frac{\%100}{1/2^n} \tag{1.1}$$

12bit'li ADC'nin yüzde olarak çözünürlüğü tam ölçeğin % 0.0244'tür. Dönüştürücünün tam ölçeği 10V ise $x_{max}/2^n$=10V/4096=2.44mV giriş değişimi çıkışta kodun değişimine neden olur. Benzer olarak 12bit'li DAC'nin giriş kodu bir 2'li bit (kuanta) kadar değiştiğinde çıkış geriliminin değişimi tam ölçeğin %0.0244'ü kadar olur. Çözünürlüğün yüzde olarak ifade edilmesinin pratik önemi; ideal olarak giriş işaretinin değişimlerinin dönüştürücünün çıkışında oluşturduğu en küçük değişimler, çıkış işaretinin tam ölçek değerinin yüzdesini belirtir. Mesela 12bit'li dönüştürücüde olduğu gibi yüzde çözünürlük tam ölçek değerinin %0.0244'ünü oluşturur.

Dönüştürücünün doğruluğu ve çözünürlüğü karşılaştırılabilecek seviyede olmalıdır. Mesela 4bit'li DAC'nin çözünürlüğü %6.25 ise bunun devre şemasında %0.1'lik dirençlerin kullanımı anlamsızdır. Yani dönüşüm yeteri kadar doğru olmalıdır ancak, analog çıkış işaretinde bu doğruluk ayırt edilebilir. Diğer taraftan 8 bitli dönüştürücü de çözünürlük

%0.4'ten küçüktür DAC'de daha doğru dirençlerin kullanılması gereklidir.

Çözünürlük (ayırt etme kabiliyeti) dönüştürücünün tasarım parametresidir ve dönüştürücünün doğruluğu veya doğrusallığı hakkında bir anlamı taşımaz.

2.6.2 Doğruluk

Analog giriş işareti ayrık işaretlere (koda) dönüştürüldüğünde seviye ve zamana göre kuantalandığından ölçme sonucunda bağlı hatalar meydana gelir. Sayısal cihazların doğruluğunu ifade etmek amacı ile çeşitli yöntemler kullanılır. Sayısal cihazın ölçeğinin herhangi bir noktasında belli bir hata oluştuğu için ölçme hatası da ölçülen x işaretinin değerine bağlıdır. Böylece sayısal cihazın hatası ölçülen işaretin bir fonksiyonu olarak ifade edilmelidir. Hataların karakteri rasgele olduğu için bu fonksiyon tahmin edilebilen değerler aralığında ifade edilebilir.


Ölçek boyunca hatanın dağılımı genel olarak sıfır (kayma) hatası (ölçülen x işaretinin değerine bağlı olmayan hata) ve kazanç hatası (ölçülen x işaretinin değeri ile orantılı olarak değişen hata) şeklinde iki gruba ayrılabilir. Hataların ayırt edilmesi ölçme hatasının daha doğru değerlendirilmesi için gereklidir. Çünkü çeşitli ölçmelerde biri veya birkaçı olmayabilir ve değerleri de farklı olabilir.

Sayısal cihazın genel (toplam) hatası, kuantalama (ayrıklama) hatası ile cihaz hatasının toplamından meydana gelir. Cihaz hataları, cihaz elemanlarının ideal ve mükemmel olmamasından dolayı meydana gelen hatalardır. Cihaz hatası, statik ve dinamik hatalar şeklinde sınıflandırılır ,Abbasoğlu H. ve Pastacı H., (1996).

3. VERİ TOPLAMA SİSTEMLERİ

3.1 Veri Toplama Sistemlerinin Temel Prensipleri

Veri toplama sistemleri çeşitli işaretlerin ölçülmesi, işlenmesi ve kaydedilmesi için günümüzde yaygın bir şekilde kullanılmaktadır. Şekil 3.1'de veri toplama sisteminin genel blok şeması gösterilmektedir.



Şekil 3.1 Sayısal veri toplama sisteminin genel blok şeması

Sensörler, fiziksel parametreleri veri toplama sisteminin algılayabileceği şekle (elektriksel işarete) dönüştürürler. Örnek olarak sıcaklık, basınç ve hız gibi büyüklüklerin gerilim, akım ve frekansa dönüştürülmesi verilebilir.

İşaret şekillendirici, sensör yardımcı devresi olup uyarı gerilimi, dengeleme devreleri ve kalibrasyon elemanlarından oluşur.

Çoğullayıcı veya tarayıcı, analog işaretlerin zaman düzleminde sıra ile dönüştürme-ölçme devresinin girişine verilmesini sağlar.


İşaret dönüştürücü, analog işareti analog-sayısal dönüştürücüsünün kabul edebileceği şekle dönüştürür. Örnek olarak kullanılan termoçiftlerin ürettiği alçak seviyeli elektromotor geriliminin kuvvetlendirilmesi için gerekli olan yükselteç devreleri gösterilebilir. Sensörler değişik amaçlarla kullanıldıklarından işaret dönüştürücüsünde kullanılacak ölçme yükselteçlerinin programlanabilir tipten olması daha uygundur.

Analog-sayısal dönüştürücü, analog gerilimini sayısal koda dönüştüren bir devredir. Analog-sayısal dönüştürücüsünün çıkışı göstergeye verilebilir, bir sonraki işlemler için kullanılabilir veya sayısal kaydediciye iletilebilir.

Yardımcı cihaz, sistemin çalışması için gerekli olan programları ve sayısal işleme cihaz ve devrelerini içermektedir. Yardımcı fonksiyon olarak doğrusallaştırma, filtreleme ve başka bir işlem olabilir. Bu fonksiyonlar, ayrık cihazlar veya kontrolörler ile gerçekleştirilebilir.

Sayısal kaydedici, sayısal verileri kâğıt, manyetik bant vb. üzerine kaydetmek için kullanılır.


Zaman düzleminde işaret dönüşümü iki farklı şekilde yapılmaktadır. Bunların birinde ölçülecek her bir parametre arka arkaya bir analog çoğullayıcı üzerinden uygun devrelere verilerek koda dönüştürülür ve ana kontrolöre verilir veya kod şeklinde başka bir noktaya iletilir (Şekil 3.2).



Şekil 3.2 Merkezi kontrollü veri toplama sistemi

Merkezi kontrollü veri toplama sisteminde sensörlerin çıkış işaretlerinin sorgulanması adresleme biriminden verilen adreslere göre yapılır. Sorgulanan işaret koda dönüştürüldükten sonra adresleme biriminden gelen komutla diğer sensörlerin sorgulanmasına geçilir.

Diğer veri toplama sisteminde ise ölçülecek olan bütün parametreler aynı zamanda paralel olarak koda dönüştürülür ve daha sonra bir sayısal çoğullayıcı yardımı ile ana kontrolöre veya başka bir noktaya iletilir (Şekil 3.3).



Şekil 3.3 Merkezi kontrollü olmayan veri toplama sistemi

Merkezi kontrollü olmayan veri toplama sisteminde tüm kanallar aynı anda sorgulanır ve tüm sensörlerin çıkış işaretleri paralel olarak koda dönüştürülerek mikroişlemciye verilir. Mikroişlemcide elde edilen sonuçlar sayısal çoğullayıcı üzerinden ana kontrolöre ve diğer noktalara ulaştırılır.

Bu iki sistem avantaj ve dezavantajlarına göre karşılaştırıldığında bazı parametrelerin her iki sistem için benzer olması gerektiği görülmektedir. Bu parametreler,


- Sistemin maliyeti
- Kanal sayısı
- Kanala göre örnekleme hızı
- Maksimum dönüşüm hızı
- Örnekleme çözünürlüğü
- Örnekleme doğruluğu
- Kanal belleğinin kapasitesi

şeklinde sıralanabilir.

Bu iki sistemden hangisinin seçileceği çeşitli faktörlere bağlıdır. Önemli faktörlerden biri de sistemin doğrulu ile maliyeti arasındaki ters ilişkidir. Doğruluk yüksek oldukça sistemin maliyeti de yükselir. Bu durumda analog çoğullayıcılı sisteme öncelik verilmektedir.

Sistemde kullanılan ADC'nin çözünürlüğü 6 ile 8 arasında olduğunda analog çoğullayıcılı sistemin kullanılması daha uygundur. Çözünürlük daha düşük olduğunda sayısal çoğullayıcılı sistemin kullanılması daha uygundur. İkinci bir faktör ise sistemin hızı ile maliyeti arasındaki ters ilişkidir. Sistemdeki ADC'nin dönüşüm hızı yüksek olduğunda sistemin maliyeti de yüksek olur. Bu durumda analog çoğullayıcı özelliklerine olan ilgi de artar. Bundan dolayı bazen hızı yüksek olmayan ADC ile paralel yapılı sistemin kullanılması daha uygun olabilir.

Merkezi kontrollü veri toplama sistemleri modülünün kanal sayısı Şekil 3.4'te gösterildiği gibi girişe çoğullayıcılar ilave edilerek arttırılabilir.




Şekil 3.4 Çoğullayıcı ilave edilerek kanal sayısının arttırılması

Yukarıda belirtilen kısıtlamalar sayısal çoğullayıcılarda da mevcuttur. Ancak bu kısıtlamaların sistemin doğruluğuna etkisi yoktur. Çünkü kanalların komutasyonu sayısal formda yapılır. Büyük kapasiteli veri toplama sistemleri için analog ve sayısal çoğullama karışımı daha uygundur.

Veri toplama sisteminin yapısının seçiminde ölçülecek işaret kaynaklarının iç dirençlerinin ve işaretlerin genlikleri önemlidir. Ölçülen işaretler geniş dinamik aralıkta ve değerde olduğunda Şekil 3.1'de gösterildiği gibi analog çoğullayıcısından sonra programlanabilir yükselteç ile *Örnekleme ve Tutma* devresi bağlanmalıdır. Böyle bir sistem, entegre devre şeklinde 16 girişli işaretlerin ölçülmesi için modül olarak üretilmektedir.

Sonuç olarak çoğullayıcılı sistemin, ölçülecek işaret kaynaklarının birbirine yakın yerlerde olması halinde kullanılması uygundur. Aksi halde bağlantı iletkenlerinde kayıplar meydana gelir. Sayısal çoğullayıcılı sistemlerde bu eksiklikler yoktur ve işaret kaynakları birbirinden farklı uzaklıklarda olabilir. Çok yüksek doğruluğa sahip olan veri toplama sistemini

oluşturmak için analog çoğullayıcı yerine karşılaştırıcılar içeren basamak eğimli analog-sayısal dönüştürücüler kullanılır. Böyle bir sistemin basitleştirilmiş devresi Şekil 3.5'te gösterilmiştir.




Şekil 3.5 Basamak eğimli çok kanallı veri toplama sistemi

Karşılaştırıcıların birer girişine ölçülen işaret ve diğer girişlerine DAC'nin çıkış işareti uygulanmıştır. Başla komutu ile kontrol devresi, DAC'nin çıkış işaretini basamak şeklinde değiştirir. Karşılaştırıcılarda her bir giriş işareti ile DAC'nin çıkış işareti karşılaştırılır. Kontrol devresinin yardımı ile her bir kanaldaki işaretin ölçülmesinde elde edilen kod uygun yazmaçlara kaydedilir veya başka noktalara iletilir ,Abbasoğlu H. ve Pastacı H., (1996).

3.2 Örnekleme Teorisi

Tipik gerçek zamanlı bir örneklenmiş veri sisteminin blok diyagramı, Şekil 3.6'da gösterilmiştir. Analog-sayısal dönüşümden önce genellikle analog işaret, yükseltme, zayıflatma ve filtreleme gibi fonksiyonların uygulandığı işaret işleme devrelerinden geçer. Alçak geçiren (LPF)/Bant geçiren (BPF) filtresi, çalışılan bant aralığı dışındaki istenmeyen işaretlerin kaldırılması ve örtüşmenin engellenmesi için gerekmektedir.



Şekil 3.6 Örneklenmiş veri sistemi

Şekil 3.6'da gösterilen sistem, gerçek zamanlı bir sistemdir. Burada ADC'ye verilen işaret, f_s örnekleme frekansında sürekli olarak örneklenir ve ADC, DSP'ye bu hızda yeni bir örnekleme verir. Gerçek zamanlı çalışmayı sürdürebilmek için DSP, kendisinin gereken tüm hesaplamalarını $1/f_s$ örnekleme süresi içinde yapmalı ve ADC'den gelecek sonraki örneklemeden önce DAC'ye çıkış vermelidir. Tipik bir DSP fonksiyonu olarak bir sayısal filtre verilebilir.


FFT (Hızlı Fourier Dönüşümü – Fast Fourier Transform) analizinde bir veri bloğu, ilk olarak DSP belleğine transfer edilir. FFT hesaplanır, gerçek zamanlı çalışmasını sürdürebilmek için aynı zamanda yeni bir veri bloğu belleğe transfer edilir. DSP, veri transfer süresi esnasında FFT' yi hesaplamalıdır. Böylece bir sonraki veri bloğunu işlemek için hazır olacaktır.

DAC, yalnızca DSP verisinin tekrar analog işarete dönüştürülmesi gerekiyorsa kullanılmaktadır (örneğin bir ses uygulaması). İlk A/D dönüşümünden sonra işaretin tamamıyla sayısal formda kaldığı birçok uygulama vardır. Benzer şekilde DSP'nin sadece DAC'ye işaret üretmekten sorumlu olduğu uygulamalar da vardır.

3.2.1 Örnekleme ve Tutma Yükselteci (SHA) Fonksiyonuna Duyulan İhtiyaç

Şekil 3.6'da gösterilen bir örneklenmiş veri sisteminin genelleştirilmiş blok diyagramı, AC işaretlerin girişte olduğunu varsaymaktadır.

Bugün birçok ADC, bütünleşik *Örnekleme ve Tutma* fonksiyonuna sahiptir ve AC işaret işlemeye de uygundur. Bu tip bir ADC, örnekleme ADC'si olarak adlandırılır. Bir çok eski ADC örneklemeli tipinde değildi ve Şekil 3.7'de gösterildiği gibi sadece basit kodlayıcıydılar. Eğer SAR ADC'ye verilen giriş işareti (*SHA* fonksiyonu olmadığı varsayılarak) dönüştürme zamanı süresince (8μs) bir LSB'den daha fazla değişirse, çıkış kodun konumuna bağlı olarak büyük hatalara sahip olabilir.



Şekil 3.7 Örneklemesiz ADC giriş frekans sınırlamaları

Kodlayıcıya verilen giriş işaretinin tam ölçek genlikli ($q2^N/2$) bir sinüs dalgası olduğunu varsayalım (q: bir LSB'nin ağırlığı).

$$v(t) = q(2^N / 2)\sin(2\pi ft) \tag{3.1}$$

Türevi alınırsa

$$dv/dt = q2\pi f(2^N / 2)\cos(2\pi ft) \tag{3.2}$$

Maksimum değişim hızı

$$dv/dt\big|_{max} = q2\pi f(2^N / 2) \tag{3.3}$$

İşlem f için çözülürse

$$f = (dv/dt\big|_{max})/(q\pi 2^N) \tag{3.4}$$


Eğer N=12 ve 1LSB değişim (dv=q) dönüştürme zamanı (dt=8μs) süresince izin verilir ve sonra denklem f_{max} için çözülürse, hatasız olarak işlenebilen maksimum tam ölçek işaret frekansı: f_{max} = 9.7Hz olarak elde edilir.

Bu, 100kSPS'lik bir örnekleme frekansı 8μs'lik ADC'yle mümkün olsa bile 9.7Hz'ten daha büyük herhangi bir giriş frekansının dönüştürme hatasına bağlı olduğu anlamına gelir.


AC işaretleri işlemek için Şekil 3.8'de gösterildiği gibi bir *Örnekleme ve Tutma* fonksiyonu eklenir. İdeal *SHA* basit olarak bir yüksek giriş empedans tampon devresi tarafından takip edilen bir tutma kapasitör süren bir anahtardır. Tampon devrenin giriş empedansı, yeteri kadar yüksek olmalıdır ki kapasitör tutma zamanı süresince 1LSB'den daha az deşarj olsun. SHA, örnekleme modunda işareti örnekler ve tutma modu süresince sabit tutar. Zamanlama öyle ayarlanır ki kodlayıcı, tutma zamanı süresince dönüştürmeyi sağlar. Bir örnekleme ADC'si bundan dolayıdır ki hızlı işaretleri işleyebilir. Üst frekans sınırı, kodlayıcı tarafından değil *SHA* açıklık seğirmesi, bant aralığı, bozulma v.s. tarafından belirlenir. Gösterilen örnekte iyi bir *Örnekleme ve Tutma* işareti 2μs'de elde edilebilir, 100kSPS'lik bir örnekleme frekansı ve 50kHz'e kadar giriş frekanslarını işleme imkânı sağlanabilir.

Gerçek bir *Örnekleme ve Tutma* yükselteci (*SHA*) ile *İzle ve Tut* yükselteci (T/H ya da THA) arasındaki ince farkı anlamak çok önemlidir. *Örnekleme ve Tutma*'nın çıkışı örnekleme modunda tanımlanmaz ancak *İzle ve Tut*'un çıkışı, örnekleme ya da izleme modu süresince işareti izler. Pratikte fonksiyon genellikle *İzle ve Tut* olarak tamamlanır ve *İzle ve Tut* ile *Örnekleme ve Tutma* terimleri, sıklıkla birbirlerinin yerine kullanılırlar. Şekil 3.8'de gösterilen dalga formları *İzle ve Tut*'lu olanlardır.

AC hata tiplerini daha iyi anlayabilmek için bir ADC, *Örnekleme ve Tutma* fonksiyonu olmadan kullanılabilir (Şekil 3.9). Fotoğraflar, 8bit bir ADC'nin (flash dönüştürücü) çıkışını *Örnekleme ve Tutma* fonksiyonunu ya da fonksiyonsuz olarak göstermektedir. İdeal bir flash dönüştürücüde karşılaştırıcılar, mükemmel olarak uyuşurlar ve *Örnekleme ve Tutma*'ya gerek yoktur. Pratikte ancak sağ taraftaki fotoğraflarda gösterilen doğrusal olmama durumunu gösteren yüksek frekans girişlerine ve eksik kodlara neden olan karşılaştırıcılar arasında zamanlama uyumsuzluğu vardır. Veri, ADC çıkışlı bir DAC sürerek alınır. DAC çıkışı, örnekleme frekansı (20MSPS) ile ADC giriş frekansı (19.98MHz) arasındaki farkla ilgili olarak düşük frekanslı, örtüşen bir sinüs dalgasıdır. Bu durumda örtüşme frekansı 20kHz'dir.



Şekil 3.8 AC işaretlerin sayısallaştırılması için gereken *Örnekleme ve Tutma* fonksiyonu



Şekil 3.9 *Örnekleme ve Tutma* fonksiyonlu ya da fonksiyonsuz 8bit, 20MSPS flash ADC

3.2.2 Nyquist Kriteri


Sürekli bir analog işaret, ayrık aralıklarda ($t_s=1/f_s$) örneklenir. Bu aralık, orijinal analog işaretin doğru bir temsilini garanti edecek şekilde dikkatlice seçilmelidir. Ne kadar çok örnek alınırsa (daha yüksek örnekleme hızı) o kadar doğru bir sayısal işaret elde edileceği açıktır ama eğer daha düşük örnekleme alınırsa (daha düşük örnekleme hızı) işaret ile ilgili kritik bilginin gerçekte kaybolduğu bir noktaya ulaşılır.

Basit bir şekilde ifade edilecek olursa Nyquist kriteri, örnekleme frekansının işaretteki en yüksek frekanstan en az iki kat daha büyük olmasını gerektirir aksi takdirde işaret bilgisi kaybolacaktır. Eğer örnekleme frekansı maksimum analog işaret frekansının iki katından daha az ise örtüşme olarak bilinen durum oluşacaktır.

f_a maksimum frekanslı bir işaret, $f_s > 2f_a$ hızında örneklenmelidir ya da örtüşmeden dolayı işaret bilgisi kaybolacaktır. $f_s < 2f_a$ olduğu sürece örtüşme oluşur.

f_a ile f_b arasında elemanlarına sahip olan bir işaret, işaret frekanslarının birbirinin üstüne binmesinden oluşan örtüşmenin engellenmesi için $f_s > 2(f_b - f_a)$ hızında örneklenmelidir.

Örtüşmeyi hem zaman hem de frekans döneminde anlayabilmek için Şekil 3.10'da gösterildiği gibi örneklenmiş tek form bir sinüs dalga zaman domenindeki gösterimini ilk olarak göz önüne alalım. Bu örnekte örnekleme frekansı f_s, en azından $2f_a$ değil ama analog giriş frekansı f_a'dan biraz daha fazladır. Böylece Nyquist kriteri ihlal edilmiş olur. Örneklemelerin izleri, f_s-f_a'ya eşit daha düşük bir frekansta örtüşmeli bir sinüs dalgası oluşturmaktadır ,Kester W., (2004).



Şekil 3.10 Zaman domeninde örtüşme

3.3 Örnekleme ve Tutma Devreleri

3.3.1 Giriş ve Tarihsel Gelişim

Örnekleme ve Tutma yükselteci ya da *SHA*, birçok veri toplama sisteminin en kritik parçasıdır. Bir analog işareti yakalar ve bazı uygulamalar (en yaygını analog-sayısal dönüştürme) süresince tutar. Kapasitör gibi genel elemanlar ve baskı devresinin bazı beklenmeyen özelliklerini içeren bir devre, *SHA* performansını olumsuz etkileyebilir.

SHA, bir ADC (hem harici hem de dâhili) ile kullanıldığında kombinasyonun tüm dinamik performansı için kritiktir ve sistemin SFDR, SNR vs.nin karar verilmesinde önemli bir rol oynar.

Bugün *SHA* fonksiyonunun örnekleme ADC'sinin bütünleşmiş bir parçası haline gelmesine rağmen çalışmasını kapsayan temel yapıları anlamak ADC dinamik performansını anlamak için gereklidir.

Örnekleme ve Tutma örnekleme modunda olduğunda çıkış, girişi yalnızca küçük bir gerilim referansı ile takip eder. Örnekleme modu süresince çıkışın girişi tam olarak takip etmediği yerde *SHA*'lar mevcuttur ve çıkışı sadece tutma esnasında takip eder. İyi *İzle* performanslı bir *Örnekleme ve Tutma, İzle ve Tut* (Track and Hold) olarak tanımlanmalıdır ancak pratikte terimler karşılıklı olarak farklı anlamlarda kullanılmaktadır.


SHA'nın en yaygın uygulaması, ADC girişinin dönüşüm süresince sabit bir değerde tutulmasının sağlanmasıdır. Birçok ADC tipinde giriş dönüştürme esnasında proses fazla etkilenmesin diye bir LSB'den fazla değişmemektedir. Bu hem bu tip ADC'lerde düşük giriş frekansını hem de dönüştürme süresince girişi tutmak için *SHA* kullanılmasını gerektirir.

Tarihsel perspektiften bakılırsa 1939 yılındaki ünlü PCM patentinde A.H. Reeves'in tarif ettiği ADC analog giriş işaretinin doğrudan sürdüğü bir vakum tüp darbe genişlik modülasyonlu (PWM) ADC, 5 bit – 64 PS sayıcı bir ADC'dir. Örnekleme fonksiyonu, PWM ile birleştirildi. Bell Laboratuarların'da PCM üzerine yapılan müteakip çalışma, elektron ışın kodlayıcı tüpü ve başarılı yaklaşım ADC'lerinin kullanılmasına önderlik yapmıştır. 1948 yılındaki çalışma, darbe dönüştürücü sürücü devresi temelli 50 kSPS'lik bir vakum tüp *Örnekleme ve Tutma* devresini tamamlamaktadır.

Transistörlerin vakum tüplerinin yerini almasıyla 1950'lerin sonu 1960'ların başlarındaki dönem süresince ADC'ler için *Örnekleme ve Tutma* devrelerine karşı artan bir ilgi mevcuttur.

Bir katı hal *Örnekleme ve Tutma* tarafından oluşturulan hataların ilk analitik işlenmelerinden birisi, Bell Lab.'tan Gray Kitsopolos tarafından yayımlanmıştır. Bell Lab.'tan Hedson ve Henning, 9-bit ADC ve 12 MSPS *Örnekleme ve Tutma'*lu 224-Mbps PCM sistemi üzerinde yaptıkları deneysel çalışmanın sonuçları tanımlanmaktadır. *Örnekleme ve Tutma* devreleri üzerinde yapılan müteakip çalışmalar 1960 'lar ile 1970'lerin ilk zamanlarını kapsamaktadır.

Modüler ve Hibrid teknolojisi, PCB *Örnekleme ve Tutma* kullanımını azaltıcı yönde etkiledi. Ve *Örnekleme ve Tutma* olan talep, IC ADC olarak artmıştır. 70'lerde ve 80'lerin ortalarına kadar sistem tasarımcıları için bu gibi ADC'leri sürmek için ayrı *Örnekleme ve Tutma* satın almak oldukça yaygındı, çünkü proses teknolojisi, bunların hep beraber aynı çip üzerine bütünleşik olmalarına izin vermiyordu. Ancak ADC teknolojisi, aynı dönem esnasında hızlı bir şekilde ilerledi ve birçok ADC, dâhili *Örnekleme ve Tutma*'lar ile pazara çıktı. Bu, bunların daha kolay tanımlanmasını ve kesinlikle daha kolay kullanılmasını sağlamıştır. *Örnekleme ve Tutma* fonksiyonunun bütünleşmesi yüksek hızlı tamamlayıcı bipolar prosesleri ve gelişmiş CMOS proseslerini içeren yeni proses gelişmeleri tarafından mümkün olmaktaydı. Gerçekte örnekleme ADC'lerinin popülaritesi günümüzde çok fazladır ve ayrı bir ADC ihtiyacı nadirdir.




Şekil 3.11 Analog Device üretimi SHA1 ve SHA2 *Örnekleme ve Tutma* 'ları

Örnekleme ADC'sinin avantajı, daha küçük boyut, daha düşük maliyet ve daha az harici eleman almasının dışında AC ve DC performansının tamamıyla tanımlanmış olmasıdır ve tasarımcı ayrık bir *Örnekleme ve Tutma* ile ayrık bir ADC içeren özellik, ara yüz ve zamanlama durumlarının olmamasından dolayı zaman kaybı yaşamayacaktır. Bu, SFDR ve SNR gibi dinamik özellikler dikkate alındığında özellikle önemlidir.

SHA'ların en büyük uygulamalarının ADC'li olmasına rağmen ara sıra DAC, tepe algılayıcılar, analog gecikme devreleri, eşzamanlı örnekleme sistemleri ve veri dağıtım sistemlerinde kullanılırlar.

3.3.2 Temel SHA Çalışması

SHA tipi ve devre detaylarına bakılmaksızın bu tip cihazlar, 4 temel elemana sahiptir. Giriş yükselteci, enerji depolama cihazı (kapasitör), çıkış arabelleği ve anahtarlama devresi, Şekil 3.12'deki yapıda gösterildiği gibi tüm *SHA*'lar için geneldir. *SHA*'nın kalbi, enerji depolama elemanı olan kapasitördür. Giriş yükselteci, işaret kaynağına yüksek bir empedans göstererek ve tutma kapasitörünü şarj etmek için akım kaynağı sağlayarak girişi kuvvetlendirir. *İzle modunda* tutma kapasitöründeki gerilim, giriş işaretini (bazı gecikme ve bant genişliği sınırlamasıyla) izler. Tutma modundaki anahtar açılır ve kapasitör, giriş arabelleğinden ayrılmadan önce gerilimi muhafaza eder. Çıkış arabelleği, tutulmuş geriliminin vaktinden önce deşarj olmamasını sağlamak için tutma kapasitörüne yüksek bir empedans sağlar. Anahtarlama devresi ve sürücüsü, *SHA*'yı sırayla *İzle* ve *Tut* arasında anahtarlayan mekanizmaya şekil verir.



Şekil 3.12 Temel *Örnekleme ve Tutma* devresi

Temel *SHA* çalışmasını tarif eden 4 ana grup mevcuttur. *İzle modu*, *İzle-Tut* geçişi, *Tut Modu* ve *Tut-İzle* geçişi. Bu özellikler, Çizelge 2.1'de özetlenmiştir

Çizelge 3.1 *Örnekleme ve Tutma* karakteristikleri


ÖRNEKLE MODU	**ÖRNEKLE-TUT GEÇİŞİ**	**TUT MODU**	**TUT-ÖRNEKLE GEÇİŞİ**
STATİK: ▪ Kayma ▪ Kazanç Hatası ▪ Doğrusal Olmama	**STATİK:** ▪ Duraç ▪ Duraç Doğrusal Olmama	**STATİK:** ▪ Dielektrik Soğurma ▪ Zayıflama	
DİNAMİK: ▪ Oturma Zamanı ▪ Bant Genişliği ▪ Dalga Değişim Hızı ▪ Bozulma ▪ Gürültü	**DİNAMİK:** ▪ Açıklık Gecikme Zamanı ▪ Açıklık Seğirmesi ▪ Anahtarlama Geçici Durumu ▪ Oturma Zamanı	**DİNAMİK:** ▪ Bozulma ▪ Gürültü	**DİNAMİK:** ▪ Veri Toplama Zamanı ▪ Anahtarlama Geçici Durumu

3.3.3 İzle Modu Özellikleri

İzle modunda SHA'nın basit bir yükselteci olmasından dolayı bu moddaki statik ve dinamik özellikleri, herhangi bir yükselteç ile benzerdir (*İzle modunda* düşük performansa sahip *SHA*'lar, genlikle sadece *Tut* modunda tanımlanırlar). *İzle modu* prensibinin karakteristikleri kayma, kazanç, doğrusal olmama, bant genişliği, oturma zamanı, dalga değişim hızı, bozulma ve gürültüdür.

3.3.4 İzle-Tut Modu

SHA, *İzle*'den *Tut*'a anahtarlandığında genellikle ideal olmayan anahtardan dolayı tutma kapasitöründe sönümlenen küçük bir şarj vardır. Bu, Şekil 3.13'te gösterilen esas hata olarak adlandırılan tutma modunda DC kayma gerilimi olarak sonuçlanır. Eğer *SHA* bir ADC'yi sürüyorsa esas hata, bir sistem kalibrasyonu ile ortadan kaldırılabilecek bir DC kayma gerilimi olarak ortaya çıkar. Esas hata giriş işaret seviyesinin bir fonksiyonu ile oluşan doğrusal olmama durumu, *Tut Modu* bozulmasını daha da arttırır.



Şekil 3.13 *İzle - Tut Modu* Duraç, geçici rejim ve oturma zamanı hataları

Esas hata, veri toplama süresinde artma ve bant genişliği ile dalga değişim hızında azalmasıyla tutma kapasitöründeki gerilimi arttırarak azaltılabilir.


İzle'den *Tut*'a anahtarlama, geçici rejimler üretir ve tanımlanmış bir hata bandı içerisinde *SHA* çıkışının oturması için gereken zaman, *Tut modu* oturma süresi olarak tanımlanır. Anahtarlama geçici rejiminin tepe genliği ayrıca tanımlanır.

Muhtemelen en çok yanlış anlaşılan ve yanlış kullanılan *SHA* karakteristikleri, açıklık kelimesini içerenlerdir. *SHA*'nın en gerekli özelliği, tutma kapasitöründeki giriş arabellek yükseltecinden ayırabilme kabiliyetidir. Bu hareket için gereken, kısa süre (ama sıfır değil), açıklık zamanı olarak anılır.


Bu sürenin sonunda tutulan gerilimin gerçek değeri, giriş işareti ve hataların bir fonksiyonudur. Şekil 3.15, *tut* komutunun keyfi artan bir giriş işareti ile verilmesi durumunda ne olduğunu göstermektedir (doğruluk için *İzle*'den *Tut*'a esas hata ve anahtarlama geçici durumları ihmal edilmiştir). Sonunda tutulan değer, giriş işaretinin gecikmiş bir versiyonudur. 1. dereceden modeli, tutma kapasitörü üzerindeki gerilimin nihai değerinin anahtarın düşükten yüksek empedansa değiştiği esnadaki sürede anahtara verilen işaret değerinin ortalamasına eşit olduğunu varsayar.

Model, anahtarı açmak için gereken zamanın *SHA*'yı süren örnekleme saatindeki küçük bir gecikmeye eşdeğerde olduğunu göstermektedir. Bu gecikme sabittir ve hem negatif hem de

pozitif olabilir. Efektif açıklık gecikme zamanı, açıklık gecikme zamanı (t_e) olarak adlandırılır ve ön arabelleğin analog yayılım gecikmesi (t_{da})ile sayısal anahtar gecikmesi (t_{dd}) artı açıklık zamanın yarısı ($t_a/2$) arasındaki zaman farkı olarak tanımlanır. Efektif açıklık gecikme zamanı, genellikle pozitiftir ama eğer açıklık zamanın yarısı ($t_a/2$) ile anahtar sayısal gecikmenin (t_{dd}) toplamı yayılım gecikmesinde (t_{da}) daha az olursa negatif olabilir. Böylece gecikme işareti, örnekleme saat kenarı ile ilgili olarak gerçek zamanlı olarak örneklendiğinde açıklık gecikme karakteristikleri sağlanır.




Şekil 3.14 *SHA* devresi dâhili zamanlama




Şekil 3.15 *SHA* dalga şekilleri

Açıklık gecikme zamanı, *SHA*'ya bipolar bir sinüs dalga işareti sağlanarak ve *SHA*'nın çıkışı tutma süresi boyunca sıfır olacak şekilde eşzaman örnekleme saat gecikmesi ayarlanarak ölçülebilir. Giriş örnekleme saat kenarı ile giriş sinüs dalgasının gerçek sıfır noktası arasındaki ilişki, Şekil 3.16'da gösterildiği gibi açıklık gecikme zamanıdır.



Şekil 3.16 Efektif açıklık gecikme zamanı

Açıklık gecikmesi, hata üretmez ancak hem örnekleme saat girişinde hem de analog girişte sabit bir gecikme olarak davranır. Eğer açıklık gecikmesinde (açıklık seğirmesi) örneklemeden örneklemeye fark var ise Şekil 3.17'te gösterildiği gibi buna tekabül eden bir gerilim hatası üretir. Anahtarın açıldığı andaki örneklemeden bir sonraki örneklemeye farkı, örnekleme açıklığı belirsizliği ya da açıklık seğirmesi olarak adlandırılır ve genellikle piko-saniye rms'te ölçülür. İlgili çıkış hatasının genliği, analog girişinin değişim hızıyla ilgilidir. Açıklık seğirmenin verilen herhangi bir değeri için açıklık seğirme, giriş dv/dt'nin artmasıyla artar.




Şekil 3.17 SHA çıkışı üzerinde açıklık ya da örnekleme saati seğirmesinin etkileri

SHA'daki açıklık seğirme hatasını önlemek, bir seğirmesiz örnekleme saati ve analog giriş işaret kaynağı gerektirir çünkü her iki işaretteki seğirme (ya da faz gürültüsü), *SHA* açıklık seğirmenin kendisinden ayırt edilemez. Gerçekte bir sistemdeki zamanlama seğirme hatalarının en büyük kaynağı, en sıklıkla *SHA*'nın dışındadır ve gürültülü yada stabil olmayan saatler, uygun olamayan işaret rotaları ve iyi topraklama ile bağlaşımı koparma tekniklerine gereken önemin verilmemesinden kaynaklanmaktadır. *SHA* açıklık seğirmesi, genellikle 50-ps rms'ten daha küçüktür ve yüksek hızlı cihazlarda 5-ps rms'ten daha küçüktür.

3.3.5 Tut Modu Karakteristikleri


Tut modu esnasında tutma kapasitöründeki anahtar ve çıkış yükseltecindeki eksikliklerden dolayı hatalar bulunur. Eğer bir kaçak akım, tutma kapasitörüne ya da kapasitöründen akarsa yavaş bir şekilde şarj ve deşarj olacaktır ve gerilimi değişecektir. Bu etki, *SHA* çıkışında zayıflama (***Droop***) olarak bilinir ve V/µs olarak ifade edilir. Zayıflama, eğer harici bir kapasitör kullanılıyorsa kirli bir PCB'deki kaçaktan ya da sızıntılı bir kapasitörden kaynaklanmaktadır ama en sıklıkla yarı iletken anahtarlardaki kaçak akım ve çıkış arabellek yükseltecinin ön akımdan dolayıdır. Zayıflamanın kabul edilebilir bir değeri, hatanın ½LSB'den daha büyük olmadığı değerdir. Zayıflama, *Tut* kapasitörünün değerinin arttırılması ile düşürülebilir ama bu aynı zamanda toplam zamanı da arttıracak ve *İzle* modundaki bant

genişliğini düşürecektir. Diferansiyel teknikler, ADC'nin bir parçası olan IC *Örnekleme ve Tutma* devrelerindeki zayıflamanın etkilerinin düşürülmesi için sıklıkla kullanılırlar.




Şekil 3.18 *Tut Modu* Zayıflaması

SHA'lar küçük *tut* kapasitörü kullanıldığında oldukça küçük kaçak akımlar bile rahatsız edici bir zayıflamaya neden olabilir. PCB'deki kaçak akımlar, koruma halkalarının akıllıca kullanılmasıyla minimize edilebilir. Bir koruma halkası, hassas bir düğümü çevreleyen ve aynı potansiyelde olan iletken bir halkadır. Aralarında herhangi bir gerilim olmadığı için geçen bir kaçak akım olamaz. Şekil 3.19'da gösterildiği gibi bir evirici olmayan uygulamasında koruma halkası, doğru potansiyele sürülmelidir, hâlbuki gerçek topraktaki koruma halkası, gerçek toprak potansiyelde olabilir (Şekil 3.20).




Şekil 3.19 PCB kaçağını düşürmek için koruma ekranını tutma kapasitöründeki gerilimle sürülmesi



Şekil 3.20 Bir gerçek toprak SHA tasarımında koruma ekranı kullanma

PCB malzemesinin yüzey direnci iç (*bulk*) direncinden çok daha küçüktür, böylece koruma halkaları daima PCB'nin her iki tarafına yerleştirilmelidir ve çok katmanlı PCB'lerde tüm katmanlarda olmalıdır.


SHA'lar için tutma kapasitörleri, düşük kaçaklara sahiptir ama önemli olan başka bir karakteristik vardır: Düşük dielektrik soğurma. Eğer bir kapasitör şarj olur, sonra deşarj olur ve daha sonra açık devre bırakılırsa Şekil 3.21'de gösterildiği gibi şarjının bir kısmını geri kazanacaktır. Bu olay, dielektrik soğurma olarak bilinir ve *SHA*'nın performansını ciddi şekilde düşürebilir çünkü bir önceki örneklemenin kalıntıları sonrakine taşınır ve onlarca hatta yüzlerce mV'luk tesadüfî hataların olmasına neden olur.



Şekil 3.21 Dielektrik soğurma

Farklı kapasitör malzemelerin farklı dielektrik soğurmaları vardır. Elektrolit kapasitörler çok daha kötüdür (kaçakları ayrıca yüksektir) ve bazı yüksek-K seramik tipleri de oldukça kötüdür. Mika, polistiren ve polipropilenli olanları genellikle iyidir.

Birçok *SHA*'da bozulma*, İzle modunda* tanımlanır. *İzle modu* bozulması, genellikle *Tut modu* bozulmasından daha iyidir. *İzle modu* bozulması, anahtarlama şebekesinden dolayı doğrusal olmama durumunu içermez ve ADC sürüldüğünde *SHA*'nın göstergesi olamayabilir. Modern *SHA*'lar, özellikle yüksek hızlı olanları, her iki modda da bozulma içerirler. *İzle modu* bozulması, analog spektrum analizörü kullanılarak ölçülebilirken *Tut modu* bozulma ölçümleri Şekil 3.22'de gösterildiği gibi sayısal teknikler kullanılarak uygulanmalıdır. Spektral olarak temiz bir sinüs dalgası *SHA*'ya uygulanır ve düşük bozulmalı yüksek hızlı ADC, tutma zamanı sonunun yakınında *SHA* çıkışını sayısallaştırır. Bir FFT analizi, ADC çıkışında uygulanır ve bozulma elemanları hesaplanır.



Şekil 3.22 *Tut Modu* bozulmasının ölçülmesi

İzle modundaki SHA gürültüsü, bir yükselteç gibi tanımlanır ve ölçülür. Tepeden tepeye *Tut modu* gürültüsü, bir osiloskop ile ölçülür ve 6.6 ya bölünerek bir rms değerine dönüştürülür. *İzle modu* gürültüsü, nV/√Hz şeklinde spektral bir yoğunluk ya da tanımlanmış bir bant genişliğinde rms değeri olarak verilebilir. Farklı olarak gösterilmedikçe *Tut modu* gürültüsü, toplam çıkış gürültüsünü elde etmek için *İzle modu* gürültüsü ile birleştirilmelidir. Bazı *SHA*'lar, *İzle* modu gürültüsünü içeren toplam çıkış modu gürültüsünü tanımlar.

3.3.6 Tut – İzle Geçişi Karakteristikleri


SHA, Tut'tan *İzle*'ye anahtarlandığında giriş işaretini tekrar elde etmelidir. Elde etme zamanı, *Tut*'tan *İzle*'ye anahtarlandığında arzu edilen doğruluğa kadar işareti tekrar elde etmek amacı ile *SHA* için gereken zamanın süresidir. Bazı *SHA*'lar için ayrıca elde etme zamanı, çıkış arabelleğinin oturma ve gecikmesi ihmal edilerek tutma kapasitöründeki gerilim ile ilgili olarak tanımlanır.

Elde etme zamanı, modern sayısal örnekleme osiloskopları ya da sayısal fosfor osiloskopları kullanılarak doğrudan ölçülebilir.

3.3.7 SHA Mimarileri


Pek çok *SHA* mimarisi bulunmaktadır. En basit *SHA* yapısı, Şekil 3.23'te gösterilmiştir. Giriş işareti, bir yükselteç ile kuvvetlendirilir ve anahtara uygulanır. Giriş arabelleği, hem açık hem de kapalı döngü olabilir ve kazanç sağlayabilir de sağlayamayabilirde. Anahtar CMOS, FET ya da bipolar (diyot ya da transistörler) olabilir ve anahtar sürme devresi tarafından kontrol edilir. *Tut* kapasitöründeki işaret, bir çıkış yükselteci ile kuvvetlendirilir. Bu mimari, bazen

açık çevrim olarak nitelenir çünkü anahtar bir geri besleme döngüsünün içerisinde değildir. Tüm işaret gerilimi anahtara uygulanmaktadır bundan dolayı mükemmel genel-mod karakteristiklerine sahip olmalıdır.




Şekil 3.23 Açık çevrim SHA mimarisi

Bu mimarinin tamamlanmış bir hali, Şekil 3.24'te gösterilmiştir. Burada basit bir diyot köprüsü, anahtar için kullanılmaktadır. *İzle modunda* akım, D1-D2-D3 ve D4 köprü diyotlarından akar. Hızlı dalga değişimli giriş işareti için tutma *Tut* kapasitörü, I akımıyla şarj ve deşarj olur. Bundan dolayı *Tut* kapasitörü üzerindeki maksimum dalga değişim hızı I/C_H'ye eşittir. Köprü akımlarını tersine çevirmek, devreyi *Tut moduna* geçirir. Ters ön köprü gerilimi, D5 ve D6'nın iletim düşümü ile R1 ve R2 seri dirençleri üzerindeki gerilim düşümü toplamına eşittir. Özellikle giriş ve çıkış arabellekleri, açık çevrim takipçileri ve diyotlar Schottky ise devre olağan üstü şekilde hızlıdır. Kesme darbeleri, yüksek frekans darbe dönüştürücüleri ile ya da Şekil 3.25'te gösterildiği gibi akım anahtarları ile üretilebilir. Bu devre, herhangi bir örnekleme hızında kullanılabilir çünkü diyot anahtarlama darbeleri, köprüye doğrudan kuplajlıdır. Bu devrenin varyasyonları, 1960'ların ortasından beri yüksek hızlı PCB, modüler, hibrid ve *IC SHA*'larda kullanılmaktadır.



Şekil 3.24 Diyot köprü anahtarı kullanılarak açık çevrim SHA




Şekil 3.25 Açık çevrim SHA tamamlanmış hali

Şekil 3.26'da gösterilen *SHA* devresi, klasik bir kapalı çevrim tasarımını temsil etmektedir ve birçok CMOS örnekleme ADC'sinde kullanılmaktadır. Anahtarların daima gerçek toprakta çalışmasından dolayı bunlar üzerinde genel-mod işaret yoktur.

S2 anahtarı, sabit bir giriş empedansı sağlamak ve *Tut* zamanı süresince giriş işaretinin çıkışa kuplajlanmasını engellemek için gereklidir. *İzle modunda SHA*'nın transfer karakteristiğine opamp tarafından karar verilir ve anahtarlar DC hata üretmemektedirler çünkü geri besleme


döngüsünün içindedirler.



Şekil 3.26 Toplama noktasında anahtarlanan evirici integratör temelli kapalı çevrim SHA

3.3.8 IC ADC'ler için Dâhili SHA Devreleri

CMOS ADC'ler, düşük güç ve düşük maliyetten dolayı oldukça popülerdir. Diferansiyel bir *Örnekleme ve Tutma*'u kullanan tipik bir CMOS ADC'nin eşdeğer giriş devresi, Şekil 3.27'de gösterilmektedir. Anahtarlar, *İzle* modunda gösterilirken örnekleme frekansında açıp kapanır. 16pF kapasitörler, S1 ve S2 anahtarlarının efektif kapasitansı ile kaçak giriş kapasitansının toplamını temsil etmektedir. C_S (4pF), örnekleme kapasitörleridir ve C_H, tutma kapasitörleridir. Optimum performans ancak genellikle bir diferansiyel dönüştürücü ya da diferansiyel opamp sürücü kullanılarak elde edilir.



Şekil 3.27 Tipik bir anahtarlanmış kapasitör CMOS *Örnekleme ve Tutma* için basitleştirilmiş giriş devresi

İzle modunda diferansiyel giriş gerilimi, C_S kapasitörlerine verilir. Devre *Tut moduna* girdiğinde *Örnekle* kapasitörleri üzerindeki gerilim, C_H tutma kapasitörlerine transfer edilir ve A yükselteci tarafından kuvvetlendirilir (Anahtarlar, uygun örnekleme saat fazları tarafından kontrol edilir). *SHA İzle moduna* dönüştüğünde giriş kaynağı, C_S üzerinde depolanan gerilimi yeni bir giriş gerilimine şarj ve deşarj etmelidir. C_S'yi şarj ve deşarj etme hareketi, bir zaman periyodunda ortalanmış ve verilmiş bir örnekleme frekansı f_S için, giriş empedansını zararsız bir direnç elemanı sahibi olarak görünmesini sağlar. Ancak bu hareket bir örnekleme periyodunda ($1/f_S$) analiz edilirse giriş empedansının dinamik olduğu görülür ve kesinlikle giriş sürücü kaynağı önlemleri gözlemlenmelidir.


Giriş empedansı direnç elemanı, giriş sürücü kaynağından C_H'nin çizdiği ortalama şarj hesaplanarak bulunabilir. Eğer C_S, S1 ve S2 anahtarları açmadan önce tamamıyla şarj olmasına izin verilirse öyle ki girişteki ortalama akım, girişler arasına bağlanmış $1/(C_S f_S)$'ye eşit bir direnç varmış gibi aynıdır. C_S yalnızca birkaç pF olduğu için bu direnç elemanı, bir f_S=10MSPS için birkaç kΩ'dan daha büyüktür.

3.3.9 SHA Uygulamaları

SHA'nın en önemli uygulaması, ADC'leri sürmektir. İşaret işleme için tasarlanmış birçok modern ADC, dönüştürücü tasarımı için optimize edilmiş dâhili bir *SHA* içerir. Örnekleme ADC'leri, hem DC hem de AC performansları için tanımlanır ve mümkün oldukça ayrık


SHA/ADC kombinasyonları yerine kullanılmalıdır. Çok nadir durumlarda özellikle geniş dinamik aralık ve düşük bozulmanın gerektiği durumlarda ayrık bir kombinasyon kullanmak faydalı olabilir.

Benzer bir uygulama, Şekil 3.28'de gösterildiği gibi kod bağlantılı DAC arızalarının etkilerini minimize etmek için düşük bozulumlu *SHA* kullanılır. DAC'ye veri alımından hemen önce *SHA* tutma moduna alınır ki DAC anahtarlama arızaları çıkıştan izole edilsin. *SHA* tarafından üretilen anahtarlama geçici rejimleri kod-bağımlı değildir, güncelleme frekansında meydana gelir ve kolaylıkla filtrelenebilir. Bu teknik, düşük frekanslarda DAC'lerin bozulum performansını geliştirmek için faydalı olabilir ama özellikle güncelleme frekansı birkaç MHz olan DDS uygulamaları için tasarlanmış yüksek hız, düşük bozulumlu DAC'ler kullanıldığında pek anlamı yoktur.




Şekil 3.28 Bir DAC olarak SHA kullanımı

Eşzamanlı örneklemle sisteminde her kanala bir ADC kullanmak yerine analog çoklayıcı tarafından takip edilen çoklu *SHA*'lar ve tek bir ADC kullanmak çok daha ekonomiktir (Şekil 3.29). Benzer şekilde veri dağıtım sistemlerinde çoklu *SHA*'lar, Şekil 3.30'da gösterildiği gibi tek bir ADC'nin ardışıl çıkışlarının çoklu kanallara yönlendirmek için kullanılabilir. Bu, çok yaygın olmasa bile çoklu DAC'ler gibi genellikle daha iyi çözüm sağlar.




Şekil 3.29 Çoklu SHA'lar ve tek ADC kullanılarak eşzamanlı örnekleme



Şekil 3.30 Çoklu SHA'lar ve tek DAC kullanılarak veri dağıtım sistemleri

SHA için nihai bir uygulama, *SHA*'ların örneklenmiş bir veri sisteminde analog gecikme

üretmek için kaskad bağlandığı Şekil 3.31'de gösterilmektedir. *SHA2*, *SHA1* için tutma süresinin sonundan hemen önce *Tut*'da konumlandırılır. Bu örnekleme periyodu T'den daha büyük bir toplam hat gecikmesiyle sonuçlanır. Hatlı ADC'lerde %50 bir kullanım oranlı örnekleme saati yaygındır, o suretle hattaki her bir *SHA*'yı sürmek için saat fazlarının üretilmesine imkân tanınır ,Kester W., (2004).



Şekil 3.31 Analog hat gecikmesi için SHA'ların kullanılması


3.4 Çoklu Kanal Veri Toplama Sistemleri

3.4.1 Veri Toplama Yapıları

Ölçme ve proses kontrolünde veri toplama sistemi için birçok uygulama mevcuttur. Tüm veri toplama uygulamaları ADC kullanarak analog işaret sayısallaştırmayı içermektedir. Ölçme uygulamasında bir ADC, gerekli veri analizini sağlayan bir sayısal işlemci tarafından takip edilir. Bir proses kontrol uygulamasında proses kontrolörü, DAC kullanarak tekrar analog forma dönüştürülmesi gereken geri besleme işaretleri üretir.

Analog bir veriyi sayışsallaştıran tek bir ADC'nin bir veri toplama sistemini teşkil etmesine rağmen, veri toplama terimi ile genellikle çoklu-kanal sistemlerine atıfta bulunulur. Eğer sayısal işlemciden bir geri besleme var ise sayısal cevapları analog işarete çevirmek için DAC'lere gereksinim duyulabilir. Bu proses, genellikle veri dağıtım olarak tanımlanır.

Şekil 3.32a, her bir kanalın kendi ADC ve DAC'si bulunan bir veri toplama/dağıtım proses kontrol sistemini göstermektedir. Alternatif bir yapı olarak tek bir ADC ve DAC ile kullanılan çoğullayıcı ve çoğullayıcı çözücülerin bulunduğu Şekil 3.32b verilebilir. Birçok durumda özellikle birçok kanalın bulunduğu bu ikinci yapı, ekonomik bir alternatif sağlar.




Şekil 3.32 Çoklu kanal veri toplama sistemine iki yaklaşım örneği

Bir veri toplama sistemi tasarımında yer alan birçok seçim kıstası mevcuttur. Filtreleme, işaret kuvvetlendirme, çoğullayıcı, çoğullayıcı çözücü ve örnekleme frekansı gibi birçok sorunun çözülmesi gerekmektedir.

3.4.2 Çoğullama

Çoğullama, Şekil 3.32'de gösterildiği gibi veri toplama sisteminin temel bir parçasıdır. Bir veri dağıtım sistemi tasarımı için konunun temelde anlaşılması gerekir. Bir analog çoğullayıcısın basitleştirilmiş bir diyagramı, Şekil 3.33'te gösterilmektedir. Tipik olarak giriş kanalları, 2–32 arasındadır ve cihazlar, CMOS işlemciler üzerinde üretilir. Birçok çoğullayıcının lojik ve kayıtları kodlayan dâhili kanal-adres'i vardır; ancak çok azında bu fonksiyonlar harici olarak uygulanmalıdır. Kullanılmayan çoğullayıcı girişleri, topraklanmalıdır yoksa sistem doğruluğunda ciddi kayıplar oluşmaktadır.




Şekil 3.33 Tipik bir analog çoğullayıcının basitleştirilmiş diyagramı

Eğer çoğullayıcı bir yük direncini sürmek zorunda kalırsa bu işaret bozulmasına neden olur, bundan dolayı çoğullayıcı çıkışı uygun bir tampon yükselteçle yükten izole edilmelidir. Eğer çoğullayıcı, PGA, *SHA* ya da ADC gibi yüksek giriş empedansı sürerse ayrı bir tampon gerekmez.

Bir M-kanal çoğullayıcılı veri toplama sistemi, Şekil 3.34'te gösterilmektedir. Çoğullayıcı çıkışı, kanaldaki işaret seviyesine bağlı olarak kanal başına kazancı ayarlanabilen bir PGA

sürer. Bu, tüm kanalların ADC'lerinin tam dinamik aralığını kullanmasını garanti eder. PGA kazancı, çoğullayıcının yeni kanala anahtarlanması ile aynı anda değişir. ADC dönüştür komutu, PGA ve çoğullayıcının gerekli doğruluğa (1LSB) oturmasından sonra uygulanır. Maksimum örnekleme frekansı (kanallar arasında anahtarlandığında), formülde gösterildiği gibi çoğullayıcı anahtarlama zamanı t_{mux}, PGA oturma zamanı t_{pga}, ve ADC dönüştürme zamanı tarafından sınırlandırılır.



Şekil 3.34 PGA ve SAR ADC'li çoğullanmış bir veri toplama sistemi

Çoğullanmış bir sistemde bir kanalda tam ölçek pozitif işaret diğer kanalda ise tam ölçek negatif işaret almak mümkündür. Çoğullayıcı bu kanallar arasında anahtarlanınca çıkışı tam ölçek basamak gerilimi olur. İşaret yolundaki tüm elemanlar, dönüştürme başlamadan önce gerekli doğruluğa (1LSB) oturmak zorundadır. Uygun olmayan oturmanın etkisi kanallar arasında DC çapraz girişim olarak ortaya çıkar.

Bu uygulamada gösterilen SAR ADC'nin dâhili *SHA*'sı yoktur ve giriş işareti, kodlama hatalarını engellemek için dönüştürme zamanı süresince sabit (1LSB içerisinde) olarak tutulmalıdır. Bu, giriş işaretinin maksimum değişim hızını tanımlar.

$$\left.\frac{dv}{dt}\right|_{max} \le \frac{1LSB}{t_{conv}} \tag{3.5}$$

Tam ölçek sinüs dalga giriş işaretinin genliği $2^N/2$ yada $2^{(N-1)}/2$'e eşittir ve maksimum değişim hızı denklem 3.6'da gösterilmiştir.


$$\left.\frac{dv}{dt}\right|_{max} = 2\pi f_{max} 2^{N-1} = \pi f_{max} 2^N \tag{3.6}$$

İki denklem eşitlenir ve f_{max} için denklem 3.7 verilebilir.

$$f_{max} \le \frac{1}{\pi 2^N t_{conv}} \tag{3.7}$$

Örneğin eğer ADC dönüştürme zamanı 20μs ise ve çözünürlük 12 bit ise maksimum kanal giriş işaret frekansı, 4Hz'le sınırlanır. İşaretler DC ise uygun olabilir ancak *SHA* fonksiyonu olmaması, proses dinamik işareti kabiliyetini sınırlar.


Şekil 3.35'de gösterildiği gibi ADC'ye bir *SHA* fonksiyonu eklemek, sistemde karmaşıklığı arttırmadan çok daha hızlı işaret işlemeyi mümkün kılar. Bugün var olan geniş çeşitlilikteki örnekleme ADC'leri, *SHA* fonksiyonuna yongayla tümleşik olarak sabittir.



Şekil 3.35 SHA fonksiyonunun ADC'ye eklenmesi, dinamik giriş işaretlerinin işlenmesine imkân tanır

Şekil 3.36'da gösterildiği gibi zamanlama öyle ayarlanır ki *SHA* elde etme zamanını müteakip hemen çoğullayıcı ve PGA anahtarlanır. Eğer birleştirilmiş PGA ve çoğullayıcı oturma

zamanı, ADC dönüştürme zamanından daha az ise maksimum sistem örnekleme frekansı denklem 3.8 ile verilir.




Şekil 3.36 SHA kullanarak çoğullanmış veri elde sistemi için tipik zamanlama diyagramı

$$f_s \leq \frac{1}{t_{acq} + t_{conv}} \tag{3.8}$$

Kanal başına örnekleme hızı, denklem 3.8'de verilen ADC örnekleme hızına M tarafından bölünerek elde edilir.

3.4.3 Veri Toplama Sistemlerinde Filtreleme

Veri toplama sistemlerinde filtreler sadece istenmeyen işaretlerin örtüşmesini engellemeye değil ayrıca bant genişliğini sınırlayarak gürültüyü de düşürmeye yarar. Çoğullanmış bir sistemde temel olarak filtre konacak iki yer bulunur: Her bir kanalda ve çoğullayıcı çıkışında (Şekil 3.37).



Şekil 3.37 Bir veri dağıtım sisteminde filtreleme

Her bir kanal girişindeki filtre, Nyquist bant genişliği dışına düşen işaret örtüşmesini engellemek için kullanılır. Kanal başına örnekleme hızı (her bir kanalın aynı hızda örneklendiği varsayılarak), f_s/M'dir ve ilgili Nyquist frekansı $f_s/2M$'dir. Filtre, örtüşmeden kaynaklanan dinamik aralık sınırlamalarını engellemek için $f_s/2M$'de yeterli miktarda zayıflatma sağlamalıdır.

İkinci bir filtre, çoğullayıcı çıkışı ile ADC arasına yerleştirilebilir, sıklıkla PGA ile *SHA* arasına. Bu filtrenin kesim frekansının oturma zamanına etkisinden dolayı dikkatli bir şekilde seçilmelidir.

Çizelge 3.2 Gereken doğruluk için tek-kutup filtre oturma zamanı

Çözünürlük (bit)	LSB (%FS)	Zaman Sabiti	f_{c2}/f_s
6	1.563	4.16	0.67
8	0.391	5.55	0.89
10	0.0977	6.93	1.11
12	0.0244	8.32	1.32
14	0.0061	9.70	1.55
16	0.00153	11.09	1.77
18	0.00038	12.48	2.00
20	0.000095	13.86	2.22
22	0.000024	15.25	2.44

Bir örnek olarak ADC'nin 12 bit ve örneklemenin 100kSPS'de olduğunu varsayalım. Çizelge 2.2'de 8.32 zaman sabiti, 12bit doğruluğa oturmayı sağlayan filtre için gereklidir.

$$\frac{f_{C2}}{fs} \geq 1.32 \text{ ya da } f_{C2} \geq 132\text{kSPS} \tag{3.9}$$

Bu filtre, *SHA*'ya girerken oluşan geniş bant gürültüsünü engellerken, her bir kanal girişindeki örtüşme filtresi gibi aynı fonksiyonu sağlamaz.

Buraya kadar olan analizde çoğullayıcı/PGA birleştirilmiş oturma zamanının, filtre oturma zamanından çok daha küçük olduğu varsayılmıştı. Aksi düşünülürse filtre kesim frekansı, daha büyük olmalıdır ve birçok durumda kanal başına filtre tarafından tamamıyla ihmal edilmelidir.

Çoğullayıcı/PGA/filtre kombinasyonunun tam ölçek oturma zamanının öneminden bahsedildi ama ADC'nin gerekli doğruluk için basamak gerilim giriş işaretinin nihai değerini elde etme kabiliyeti de aynı önemdedir. Oturma için işaret zincirindeki herhangi bir link hatası, komşu kanallar arasında DC çapraz girişim ve doğruluk kaybı olarak sonuçlanır. Eğer veri toplama sistemi ayrı bir *SHA* ve ADC kullanırsa analiz için anahtar özellik, *SHA* veri toplama zamanıdır. Bu çoğu zaman %0.1 doğrulukta (10bit) ya da %0.01 doğrulukta (13 bit) bir tam

ölçek giriş işareti elde etmek için gereken zaman miktarı olarak ifade edilir. Birçok durunda %0.1 ve %0.01 zamanları tanımlanır. Eğer *SHA* veri toplama zamanı, %0.01 ya da daha iyi bir doğruluk için tanımlanmaz ise bir 12bit'lik çoğullanmış uygulamada kullanılmamalıdır.

Eğer ADC bir örnekleme tipiyse (dâhili *SHA* ile) bir doğruluk seviyesini kazanmak için gereken *SHA* veri toplama zamanı tanımlanabilir ya da tanımlanmayabilir. *SHA* veri elde toplama zamanı ve doğruluğu bazı örnekleme ADC'leri için doğrudan tanımlanmadığı için geçici rejim cevabı özelliği incelenmelidir. ADC'nin geçici rejim cevabı (tam ölçek basamak girişi için 1LSB bandı içerisindeki oturma zamanı), $1/f_s$'den az olmalıdır (f_s: ADC örnekleme zamanı). Sıklıkla önemsenmeyen bu özellik, işaret zincirindeki en zayıf halka haline gelebilir. Ayrık elemanlardan oluşan çoğu çoğullanmış veri toplama sisteminin doğruluğu, en iyi koşullarda 14bit ile sınırlıdır. Çok daha iyi doğruluğa sahip çoğullanmış sistemleri tasarlamak, olağanüstü derecede zordur ve her kanala bir ADC kullanımı, çok daha yüksek çözünürlüklerde göz önüne alınmalıdır. Günümüzdeki alternatif, tabiî ki tüm kombinasyon performansı tanımlanan bir yongayla tümleşik çoğullayıcılı ADC kullanmaktır.

3.4.4 Bir Yongadaki Veri Toplama Sistemleri

VLSI karışık-işaret CMOS işleme, tek bir yonga üzerinde büyük ve karmaşık veri toplama devrelerinin bütünleşmesine imkân tanır. Çoğullayıcı, PGA ve *SHA* içeren birçok işaret iyileştirme, bugün ADC gibi aynı yonga üzerine bütünleşiktir. Bu bütünleşmenin yüksek seviyesi, veri toplama sistemlerinin bir tek karmaşık fonksiyon olarak tanımlanabilmesine ve test edilmesine izin verir.

Komple bir veri toplama sisteminin DC ve AC karakteristikleri, komple bir fonksiyon olarak tanımlanır. Bu fonksiyon, her bir cihazın en kötü durum özelliklerinin toplamından elde edilen performans hesaplama zorunluluğunu ortadan kaldırır. Komple bir tek yapı sistemi, ayrık fonksiyonlardan oluşan bir sistemle olması muhtemel performanstan çok daha düşük maliyetle daha yüksek bir performans sağlamalıdır. Bundan da öte sistem kalibrasyonu daha kolaydır ve gerçekte birçok tek yapı sistemi, kendinden kalibrasyon yapabilmektedir.

Bu bütünleşmenin yükse seviyeleriyle cihazın birçok parametresi, hem ucuz hem de kolay bir şekilde programlanabilir. Programlanabilen parametreler, kazanç, filtre kesim frekansı ve hatta ADC çözünürlüğü ile dönüştürme zamanı ve ayrıca giriş kanal seçiminin Sayısal/Çoğullayıcı fonksiyonu, çıkış veri formatı ve ölçek içermektedir.


3.4.5 Eş Zamanlı Örnekleme Sistemleri

Aynı fazda ve dik (I ve Q) işaret işleme gibi birçok kanalı eş zamanlı olarak örneklemenin arzu edildiği özel uygulamalar mevcuttur. Tipik bir yapı, Şekil 3.38'de gösterilmektedir. Her bir kanal, kendi filtre ve *SHA*'sına gereksinim duyar. Her bir *SHA*, tut modunda genel bir komut işareti tarafından eş zamanlı olarak yerleştirilir. Giriş *SHA*'larının tut zamanı süresince çoğullayıcı, kanaldan kanala ardışıl şekilde anahtarlanır ve örnekleme ADC'si her bir kanaldaki işareti sayısallaştırmak için kullanılır. 2. *SHA*'nın veri toplama zamanı t_{acq2}, maksimum ADC örnekleme hızı f_{s2}'nin karar verilmesinde göz önünde bulundurulmalıdır. Çoğullayıcı, tek *SHA*'nın tut moduna geçmesinden sonra bir sonraki kanala anahtarlanmalıdır. Eğer çoğullayıcı oturma zamanı, ADC dönüştürme zamanından daha düşük ise maksimum ADC örnekleme hızı f_{s2}, *SHA* veri toplama zamanı ve ADC dönüştürme zamanının toplamının tersidir.

$$f_{s2} \leq \frac{1}{t_{acq2} + t_{CONV}} \tag{3.10}$$

Maksimum giriş örnekleme frekansı, M'ye bölünen bu değerden daha azdır; M, burada kanal sayısıdır. Eşzamanlı *SHA*'ların işaret elde etmesi için ek zamanlama (t_{acq1}) gerekir.

$$f_{s1} < \frac{1}{t_{acq1} + M(t_{acq2} + t_{CONV})} \tag{3.11}$$



Şekil 3.38 Örnekleme ADC'si kullanılarak eşzamanlı örnekleme veri toplama sistemi


3.4.6 Veri Dağıtım Sistemleri

Birçok endüstriyel ve proses kontrol uygulamalarında çoklu programlanabilir gerilim kaynağına gereksinim duyulur. Geleneksel olarak bu uygulamalar, çok sayıda eleman gerektirir ama son zamanlardaki ürün gelişimi performansı bozmadan parça sayısında azaltma sağladı.

Çoklu gerilim çıkışları, tek bir DAC çıkışının çoğullama çözücü tarafından ya da çoklu DAC kullanılması ile elde edilebilir. Bu iki yaklaşım, Şekil 3.39'da gösterilmektedir. Çoğullama çözücü devresinde (a) bir DAC, birçok *Örnekleme ve Tutma* yükselteci (*SHA*) girişini besler. Analog çıkış için eş sayısal değer, DAC'ye uygulanır ve uygun *SHA* seçilir. DAC oturma zamanı ve *SHA* veri toplama zamanı gereksinimlerinin karşılanmasından sonra *SHA* seçimi bırakılır ve bir sonraki kanal güncellenir. Bir *SHA* seçimi bırakıldıktan sonra çıkış gerilimi, *SHA* için tanımlanmış bir hızda zayıflamaya başlayacaktır. Böylece *SHA*, çıkış gerilimi zayıflamasının gereken doğruluğu (tipik olarak ½ LSB) aşmasından önce yenilenmelidir.


Geçmişte DAC'ler, *SHA*'lardan çok daha pahalıydı. Bu durum, özellikle 8bit'in üzerinde çözünürlüğe sahip DAC'ler için geçerliydi. Buna ek olarak yongayla tümleşik, kapasitörlü, çoklu *SHA*'lar, parça sayısını, PCB alanını ve çoğullama çözücü DAC sistemlerinin maliyetini düşürdü. Sonuç olarak çoğullama çözücülü DAC, sadece bir kalibrasyon basamağı gerektirmekteydi çünkü benzer DAC her bir çıkış kanalı için çıkış gerilimi sağlar. Tabii ki tekli kalibrasyon, eğer *SHA* kabul edilemez hatalar üretmiyorsa geçerlidir.

Ancak bugün yüksek çözünürlük imkânı düşük maliyetli bütünleşik devre DAC'lerden dolayı *SHA*+DAC yaklaşımının, hemen hemen modası geçmiştir. Şekil 3.39b'de gösterilen çoklu DAC uygulaması doğrudandır. Bir DAC, her bir kanala uygulanır ve adres kod çözücü, kolay bir şekilde uygun kod çözücüyü seçer. Yenileme gerektirmez.



Şekil 3.39 Analog veri dağıtımı için seçenekler

Şekil 3.40, birçok uzak bölgeye veri dağıtımı için iki yöntemi göstermektedir. Şekil 3.40a'da gösterilen yöntem, çok uzak bölgelere analog veri dağıtımı için çoklu DAC'ler kullanmaktadır. Bu yöntem, analog işaretlerin gürültüden korunmasını ve ekranlı kablo kullanımını gerektirir. Eğer uzak katlar, kaynaktan uzak mesafedeyseler Şekil 3.40b'deki yöntem tercih edilir. Burada sayısal veri, uzak kablo hattı üzerinden iletilir ve her bir DAC, her bir uzak kat olarak kullanılır ,Kester W., (2004).



Şekil 3.40 Uzak, çoklu kanal veri dağıtımı

4. GÜCÜN SAYISAL YÖNTEMLERLE ÖLÇÜLMESİ

4.1 DC ve AC Devrelerde Güç

DC devrede güç, yükten geçen akım ile uçlarında oluşan gerilim düşümünün çarpımına eşittir.

$$P_0 = IU = RI^2 = U^2/R \tag{4.1}$$

Tek fazlı AC devrelerinde ani güç, ani akım ve ani gerilimin çarpımına eşittir.

$$p = u(t)i(t) \tag{4.2}$$

Bu gücün bir periyot aralığındaki ortalama değeri,

$$P = \frac{1}{T}\int_0^T pdt = \frac{1}{T}\int_0^T u(t)i(t)dt \tag{4.3}$$

şeklinde olup aktif güç olarak tanımlanır.

Genel olarak periyodik işaretlerin aktif gücü akım ve gerilimin trigonometrik serisi şeklinde ifade edilerek hesaplanır.

$$P = \frac{1}{T}\int_0^T [\sum_{k=0}^{\infty} U_{km} \sin(k\omega t + \Psi_k)][\sum_{k=0}^{\infty} I_{km} \sin(k\omega t + \Psi_k - \varphi_k)]dt \tag{4.4}$$

Değişik frekanslı işaretlerin ani değerlerinin ortalaması sıfıra eşit olduğu için, aktif güç,

$$P = \frac{1}{T}\int_0^T \sum_{k=0}^{\infty} U_{km} I_{km} \sin(k\omega t + \psi_k).\sin(k\omega t + \psi_k - \varphi_k)dt = \sum_{k=0}^{\infty} U_k I_k \cos\varphi_k = \sum_{k=0}^{\infty} P_k \tag{4.5}$$

bağıntısı ile ifade edilebilir. k=1 olduğunda bu bağıntı sinüzoidal gerilimin aktif gücünü verir.

$$P = UI\cos\varphi \tag{4.6}$$

Devre elemanlarının hesabında devreden geçen maksimum akım ile oluşan gerilimi bulmak için görünen güç tanımı kullanılır.

$$S = UI = \sqrt{\sum_{k=0}^{\infty} U_k^2 \sum_{k=0}^{\infty} I_k^2} \tag{4.7}$$

Aktif gücün görünen güce oranı, güç faktörünü verir.

$$GF = P/S \tag{4.8}$$

Sinüzoidal gerilim için güç faktörü, GF=cos φ ’dir.

Keyfi formda periyodik işaretli devreden çekilen reaktif güç, ayrı ayrı harmoniklerin reaktif güçlerinin toplamı şeklinde hesaplanır.

$$Q = \sum_{k=0}^{\infty} U_k I_k \sin\varphi_k = \sum_{k=0}^{\infty} Q_k \tag{4.9}$$

K = 1 olduğunda, Q = UIsin φ elde edilir.

Görünen S, aktif P ve reaktif Q güçleri arasındaki ilişki,

$$S^2 = P^2 + Q^2 \tag{4.10}$$

Şeklinde ifade edilir.

Üç fazlı devrelerde aktif ve reaktif güçler için geçerli olan bağıntılar aşağıda verilmiştir.

$$P = \sum_{i=1}^{3} U_{fi} I_{fi} \cos\varphi \tag{4.11}$$

$$Q = \sum_{i=1}^{3} U_{fi} I_{fi} \sin\varphi \tag{4.12}$$

Fazlar arası dengeli yük durumunda, devrenin yıldız veya üçgen bağlantıdan bağımsız olarak aktif ve reaktif güçler aşağıdaki gibi yazılabilir.

$$P = 3U_f I_f \cos\varphi = \sqrt{3} U_h I_h \cos\varphi \tag{4.13}$$

$$Q = 3U_f I_f \sin\varphi = \sqrt{3} U_h I_h \sin\varphi \tag{4.14}$$

Dengesiz yük durumunda çekilen aktif güç,

$$P = U_{1,3} I_1 \cos\alpha + U_{2,3} I_2 \cos\beta = U_{2,1} I_2 \cos\gamma + U_{3,1} I_1 \cos\delta = U_{1,2} I_1 \cos\rho + U_{3,2} I_3 \cos\lambda \tag{4.15}$$

bağıntısı ile hesaplanır ,Abbasoğlu H. ve Pastacı H., (1996).

4.2 Gücün Doğrudan ve Dolaylı Ölçümü


Elektrik gücünün ölçülme yöntemleri akım ve gerilimin ölçülme yöntemlerinden çok farklıdır. Çünkü kalorimetrik yöntemin dışındaki yöntemlerle ölçülen güç, doğrudan ölçme dönüştürücüsüne uygulanıp ölçülemiyor. Ölçülecek güç yükteki gerilim ve akıma göre hesaplanır. Bu akım ve gerilimler ayrı olarak ölçülmeden güç doğrudan ölçülürse, buna doğrudan güç ölçümü adı verilir (wattmetre yöntemi). Dolaylı yolla güç ölçümünde akım ve gerilim ölçülür, daha sonra güç hesaplanır (ampermetre-voltmetre yöntemi). Genel olarak ölçme dönüştürücüsüne gücün kendisi değil, gücü meydana getiren akım ve gerilim değişkenleri uygulanır.

4.2.1 Gücün Dolaylı Yolla Ölçülmesi

DC devrelerde gücün ve AC devrelerinde aktif ve reaktif gücün dolaylı yolla ölçülmesinde Şekil 3.1'de gösterilen devreler kullanılır:

DC ve toplam gücün ölçümünde gerilim, gerilim bölücü veya gerilim transformatörü yardımı ile akım ise şönt veya akım transformatörü yardımı ile seviyeleri değiştirilerek analog veya sayısal voltmetre ve ampermetreye uygulanır. Bu cihazların çıkışları hesaplama bloğuna verilir ve uygun bağıntılara göre güç hesaplanır.

Reaktif gücün ölçümünde yukarıda olduğu gibi akım ve gerilim ölçümüne ilave olarak devredeki güç faktörü de ölçülür ve hesaplama bloğuna verilir. Bunun dışında faz duyarlı voltmetre kullanılarak da reaktif gücün ölçümünde aynı sonuçlar elde edilir. Hem güç faktörü ölçerinin, hem de faz duyarlı voltmetrenin çıkışı $U\cos\varphi$ ile orantılı olur.




Şekil 4.1 (a) DC ve toplam gücün ölçülmesi, (b) ve (c) reaktif gücün ölçülmesi

DC ve toplam gücün ölçümünde elde edilen doğruluk kullanılan ampermetre ve voltmetrenin doğruluklarına bağlıdır. Reaktif gücün ölçümünde elde edilen doğruluk ölçülen işaretlerin formuna ve cosφ'nin 1'den farklılığına bağlıdır.

4.2.2 Gücün Doğrudan Ölçülmesi

Gücün doğrudan ölçülmesi için genel olarak Şekil 4.2'de gösterilen devre kullanılır.



Şekil 4.2 Gücün doğrudan ölçülmesi

Akım ve gerilim uygun şekillendiricisi ile orantılı U_u ve U_i gerilimine veya I_u ve I_i akımlarına dönüştürülür. Bu işaretler güç şekillendiricisi devresine (çarpma bloğuna) verilir. Güç şekillendiricisinde akımların çarpımı yapılırsa bunun giriş işaretleri,

$$I_U = k_{u1}u(t) \quad I_i = k_{i1}i(t) \tag{4.16}$$

gerilimlerinin çarpımı yapılırsa giriş işaretleri,

$$U_u = k_{u2}u(t) \quad U_i = k_{i2}i(t) \tag{4.17}$$

olmalıdır. Burada;

$$k_{u1}k_{u2} - u(t) \tag{4.18}$$

gerilimini I_u veya U_u işaretlerine dönüştürme katsayıları,

$$k_{i1.}k_{i2} - i(t) \tag{4.19}$$

akımını I_i veya U_i işaretlerine dönüştürme katsayılarıdır. Güç şekillendiricisinin çıkış işareti ani güç ile

$$y(t) = kU_u(t)U_i(t) = kk_uk_iu(t)i(t) \tag{4.20}$$

veya ortalama güç ile,

$$Y = kk_uk_iUI\cos\varphi \tag{4.21}$$

orantılı olur. Burada k güç şekillendiricisinin kazancıdır.


Güç şekillendiricisinin çıkış işareti gerilim, akım, frekans veya başka fiziksel işaret olabilir. Bu işaret uygun ölçme cihazı ile ölçülerek güç biriminde kalibre edilebilir.

Doğrudan ölçme yönteminin üstünlüğü; akım ve gerilimin herhangi bir dalga formunda olabilmesi durumunda ve cosφ'nin herhangi bir değerinde gücün ölçülebilmesidir. Doğrudan ölçmede reaktif gücün tüm harmonik bileşenleri göz önüne alınır. Gücün doğrudan ölçülmesinde dolaylı ölçmeye göre daha az sayıda eleman gerekir ,Abbasoğlu H. ve Pastacı H., (1996).

4.3 Sayısal Wattmetrelerin Yapım Prensipleri

Günümüzde sayısal wattmetrelerin yapımı iki problemin çözümüne bağlı olarak gerçekleştirilmektedir.

- Bilimsel araştırmalarda ve meteorolojide kullanılabilecek geniş bantlı, hızlı çalışan ve yüksek doğruluklu (%0.01–0.05 doğruluk sınıfında) sayısal wattmetrelerin üretimi,
- Enerji sistemlerinde ve elektrik enerji sayaçlarında kullanılan küçük boyutlu, değeri düşük olan, yüksek güvenirlikli, 50–1000 Hz frekans bandında çalışan ve orta doğruluklu (%0.1–0.5 doğruluk sınıfında) wattmetrelerin üretimi.




Şekil 4.3 Sayısal wattmetrenin blok şeması

Birinci maddede ifade edilen wattmetrelerin yapımında; analog-sayısal ve sayısal analog yöntemleri kullanılarak ölçülen güç, referans elemanda tüketilen güç ile karşılaştırılır. Bunun sonucunda yüksek doğruluk ve çalışma hızı elde edilir. Bu wattmetrelerin yapımında, ölçülen güç değişik yöntemler ile koda dönüştürülür. Bu amaçla yukarıda açıklanmış olan yapım prensibine bağlı olan güç dönüştürme devreleri kullanılır. Böyle bir wattmetrenin genel blok şeması Şekil 4.3'te gösterilmiştir.

Analog çarpma bloğunun çıkışında, güç ile orantılı olarak elde edilen gerilim ADC ile koda dönüştürülür ve sayısal göstergeye iletilir.

Gücün ölçümünde akım ve gerilim ayrı ayrı koda dönüştürülerek daha sonra sayısal formda çarpımı yapılarak sayısal wattmetre oluşturulabilir (Şekil 4.4).




Şekil 4.4 Sayısal çarpıcılı wattmetrenin blok şeması

Bu tip wattmetrelerin doğruluğu ve çalışma hızı yüksek olup, ADC ile sayısal çarpma bloğunun parametrelerine bağlıdır.

Sayısal wattmetrelerde akım ve gerilimin çarpımının elde edilmesi, iki eğimli ADC'ler kullanılarak daha kolay bir şekilde gerçekleştirilir. Sayısal voltmetrelerden farklı olarak sayısal wattmetrelerde iki integratörün (akım ve gerilimin integrallanması için) kullanılması gerekir. Böyle bir wattmetrenin çalışması aşağıdaki gibidir:

Birinci integratörün girişine *Örnekleme ve Tutma* devresinin çıkışından elde edilen u(t) gerilimi, ikinci integratörün girişine ise *Örnekleme ve Tutma* devresinin çıkışından elde edilen i(t) akımı verilir (Şekil 4.5).



Şekil 4.5 İntegratörlerin çıkış gerilimlerinin değişimi

T_1 zamanı süresince birinci integratör u(t) geriliminin entegralini alır. T_1 süresinin sonunda birinci integratörün girişine U_{ref} gerilimi uygulanır ve Δt_1 süresince integrallanır. Δt_1 süresinin başlangıcında ikinci integratörün girişine i(t) akımı uygulanarak Δt_1 süresince integrallanır. Δt_1'in sonunda ikinci integratörün girişine I_{ref} akımı uygulanır ve Δt_2 süresince integrallanır.

İkinci integratörün sıfırlanması için gerekli olan Δt_2 zaman süresi akım ve gerilimin çarpımı ile orantılıdır. Gerçekten de

$$\Delta t_1 = [T_1 / U_{ref}]u(t) \tag{4.22}$$

ve


$$\Delta t_2 = [\Delta t_1 / I_{ref}]i(t) \tag{4.23}$$

olduğu için

$$\Delta t_2 = [T_1 / U_{ref} I_{ref}]u(t)i(t) \tag{4.24}$$

yazılabilir. Δt_2 zaman süresince kare dalga impulsları sayıcı ile sayılır. Sayıcıda biriken darbe sayısı gücün ortalama değerine karşılıktır.

Gücün ölçülmesinde mikroişlemcilerin kullanılması ile hem çarpma işlemi hem de gerekli olan diğer işlemler de yapılabilir (Şekil 4.6).



Şekil 4.6 Mikroişlemcili sayısal wattmetrenin blok şeması

Böyle bir wattmetrenin çalışma hızı Şekil 4.5'te gösterilen wattmetrenin çalışma hızına göre daha düşüktür. Ancak mikroişlemcili wattmetre akıllı cihazlarda olduğu gibi değişik özelliklere sahiptir ,Abbasoğlu H. ve Pastacı H., (1996).

4.4 ADE7756 Kullanarak Enerji Ölçüm Uygulamaları İçin RMS Hesaplamaları

Giriş

Bu bölümde ADE7756 ve mikrokontrolör kullanılarak bir rms işaret işleme algoritmasının kullanılması tarif edilmektedir. Aktif enerji ölçümüne ek olarak gerilimle akım rms değerleri de alınmaktadır.

ADE7756, iki ADC, bir referans devresi ve aktif enerji hesaplama için gereken işaret işlemeyi içermektedir. Devre, kazanç, kayma ve faz hatalarını içeren çeşitli sistem hatalarını ortadan kaldırmak amacıyla kullanılmaktadır. Ek devre ise dalga formu örnekleme, programlanabilir kesmeler ve güç hattı izlemeyi sağlamaktadır. ADE7756'nın tüm yazmaçları (register) SPI portu üzerinden ulaşılabilir.

ADE7756'nın dalga formu örneklemesi, mikrokontrolörde rms hesaplama yapmak için kullanılır. Bu mod, ölçüm performansında herhangi bir dezavantaj oluşturmadan aktif enerji ölçümüyle beraber kullanılmaktadır. Tüm kalibrasyon, PC tarafından harici bir kalibrasyon rutiniyle yapılmaktadır.

Tasarım Hedefleri

Tek faz enerji sayaçları, herhangi bir programlanabilir DSP elemanını kullanmayan düşük maliyetli sistemlerdir. Uygulamalarda aktif enerji ölçümünün yanında şebeke geriliminin rms değeri ile kullanılan akımın rms değerinin hesaplanmasına gerek duyulur. Bu değerler, güç faktörü ve reaktif enerji gibi çeşitli elektriksel parametrelerin işlenmesinde kullanılabilir. Buradaki hedef doğruluğu, rms ölçüm ekranında %1'lik bir doğruluk içerisinde tutmaktır.

Hesaplama Teorisi

Bu bölümde rms, güç faktörü ve reaktif hesaplaması, ölçüm işlemedeki farklı seçenekler ve bunların her birisinin dezavantajları anlatılmaktadır.

RMS Hesaplama

RMS (Root Mean Square), AC işaret genliğinin temel bir ölçümüdür. Tanımlaması, hem pratikte hem de teoride olabilir. Pratikte tanımlaması, AC işaretteki bir rms değeri aynı yükte eşdeğer ısı miktarını üretmek için gereken DC miktarıdır şeklinde yapılabilir. Matematiksel tanımlaması, denklem 4.25'deki gibi V(t) sürekli işaretin rms değeri şeklinde yapılabilir. Zaman örnekleme işaretleri için rms hesaplama, işaretin karesinin alınması, ortalamasının

alınması ve karekökünün alınmasını içerir. Burada sunulan çözümde giriş dalga formunun örneklemeleri, rms hesaplamada kullanılır ve denklem 4.26 uygulanır.

$$V_{RMS} = \sqrt{\frac{1}{T} x \int_0^T V^2(t)dt} \tag{4.25}$$

$$V_{RMS} = \sqrt{\frac{1}{N} x \sum_{i=1}^{N} V^2..i} \tag{4.26}$$

Bozulmamış sinüs dalgası için işaretin ortalamasının mutlak değeri (**m**ean **a**bsolute **v**alue) (V_{MAV}), genellikle rms değerin ölçülmesi için kullanılır. rms değeri, MAV'ye bir ölçekleme faktörü verilerek elde edilir. $V_{RMS} = \frac{\pi}{2x\sqrt{2}} x V_{MAV}$

Bu çözüm, giriş işareti bozulmamış sinüs dalgası olduğu sürece geçerlidir. Diğer başka dalga formları için rms/MAV oranı değişir ve önemli hatalar oluşur.

Güç Faktörü Hesaplama

Güç faktörü (GF), yük tarafından harcanan aktif güç ile görünen gücün oranıdır.

$$GF = \frac{\text{Aktif Güç}}{\text{Görünen Güç}}; \text{ Aktif Güç (t)= Ortalama[V(t) x I(t)]; Görünen Güç = } V_{rms} \text{ x } I_{rms} \tag{4.27}$$

Genelde işaretlerin bozulmamış sinüs dalgası olduğu varsayılır. Bu durumda güç faktörü, cos(ϕ)'yi temsil eder. Burada (ϕ), gerilim ile akım kanalları arasındaki faz farkıdır. Bu tanımlama, yaygın olarak kullanılır ve güç faktörünü tanımladığı kabul edilir, ancak bir güç faktörü ölçümü, herhangi tipteki bir işareti kapsaması için gerilim rms, akım rms ve ortalama aktif güç değerlerini kullanmalıdır.

Reaktif Enerji

Gerçek güç (görünen), aktif ve reaktif enerjilerinin karelerinin toplamının karekköküne eşittir. Aktif ve gerçek güç bilinirse reaktif güç, denklem 4.28'de ifade edildiği gibi bulunabilir.

$$\text{Reaktif Güç} = \sqrt{\text{Görünen Güç}^2 - \text{Aktif Güç}^2} \tag{4.28}$$

Ortalama

rms değerin hesaplanması, ortalama metoduna dayanır. Sabit ve değişmeyen bir işaret için rms hesaplamada ne kadar çok örnekleme kullanılırsa o kadar çok doğruluk sağlanır. Ölçüm

doğruluğu, ölçüm zamanı ortalamasına bağlıdır.

Sinüs dalga işaretleri için frekans ve genlik, değişmesi muhtemel iki parametredir. Doğru bir rms ölçümü için gereken ortalama zamanın kararı, dinamik aralık ve frekans çeşitliliği ile bu parametrelerin bir değerlendirmesi yapılmalıdır.

Bu tasarımda yapılan varsayımlar:

Genlik Dinamik Aralığı: Akım 500:1 Gerilim 10:1 Genlik Değişim Periyodu: 3s. İşaretin Frekansı: 50 Hz. ±%2, 60 Hz. ±%5

Pencere Etkisi (WE – Windowing Effect)

WE, birçok ayrık zaman hesaplamalarını etkilemektedir (Ayrık Fourier Dönüşümü). Bu etki, toplanmış örneklemelerin eş değer örnekleme zamanının tam bir integer sayısı olmadığında ortaya çıkar. WE'yi iptal etmek için yaygın olarak kullanılan bir metot, örneklemelere şekillendirici bir *pencere* uygulanmasıdır. Bu metot, başlama ve bitme örneklemelerinin işaret işlemeye etkisini azaltır ve tasarım güçlü bir DSP kullandığında uygulanabilir.

Sunulan çözüm için birçok örnekleme alma ve ortalama metotları kullanma, WE'yi düşürür. Bu çözüm, 8bit mikrokontrolörlerin işaret işleme sınırlamalarından dolayı seçilir. rms hesaplamada gürültü etkisi, seçilen algoritmadan bağımsızdır. Her iki çözüm de giriş gürültüsüne karşı duyarlıdır.


RMS Hesaplama Hatalarının Kompanzasyonu

Bir rms hesaplamanın beklenen sonucu tarafsız ve kararlı bir bilgidir. Çünkü işaret ve işaret işleme ideal değildir. rms hesaplamanın davranışı, giriş işaretindeki kaymadan ve çarpma işleminin dalgalanma etkisinden etkilenebilir. Örneğin: $V(t)=V_{OS}+V_{COS}\ (\omega t)$ gibi küçük bir kayma bir sinüs dalga işaretin kare alma işleminden sonra

$$v_{os}^{\ 2} + V^2/2 + 2xV_{OS}xVx\cos(\omega t) + V^2/2\,x\cos(2\omega t) \qquad (4.29)$$

elde edilir (Şekil 4.7).

Eğer ortalama mükemmel değilse (süre çok kısa) salınım frekansı (ω ve 2ω) elemanları rms hesaplama sonucunu etkiler. Kare alma fonksiyonun çıkışındaki bir alçak geçiren filtresi, bir salınım frekansı gürültüsünü elemine eder. Filtre kesim frekansı, dalgalanma frekansını en az 40dB de zayıflatacak kadar düşük olmalıdır (Şekil 4.7).




Şekil 4.7 rms hesaplamada giriş kayma etkisi

rms hesaplamadaki kayma etkisi, rms ölçümünün kayma hatasını kalibre ederek ve kaymanın işaret işlemede sabit bir değişken olduğunu varsayarak iptal edilir ,Moulin E., (2003).

Tasarım Seçimleri

ADE7756 Örnekleme Modu

ADE7756, ADC'nin çıkış örneklemesini dalga formu örnekleme modu olarak adlandıran özel bir mod üzerinden sağlar. Bu modda kanal 1 ya da kanal 2 ADC örneklemesi, dalga formu yazmaç alanındadır. Çıkış verisinin örnekleme oranı CLKIN/128- CLKIN/256-CLKIN/512-CLKIN/1024 olarak 4 farklı şekilde seçilebilir. Örnekleme oranı seçiminden ve dalga formu kesmesinin etkinleştirilmesinden sonra ADE7756, yeni bir örnekleme mümkün olduğunda 16μs için IRQ pinini düşük seviyede tutar. Örnekleme periyodu bittiğinde diğer kesme, örneklemenin olduğunu haber vermek için ortaya çıkar.




Şekil 4.8 Giriş kanallarının dalga form örneklemesi

Mikrokontrolör Saati

Standart bir 8bit mikrokontrolörün işaret işlemedeki sınırlaması, mikrokontrolör için mümkün olan en hızlı çalışma saatinin seçimi ile ilgilidir. Buradaki çözümde kullanılan rms işlemi, kare alma rutini bazı gerçek zamanlı işaret işlemeyi kullanır. Bu rutinler, her bir örnekleme arasında kullanılmalıdır. Mikrokontrolör ve ADE7756 arasındaki haberleşme 5MHz e kadar hızlandırılabilir. En yüksek SPI saat frekansını seçmek, veri örneklemelerinin ADE7756'dan alınması için gereken süreyi kısaltır.

Örnekleme Saatinin Seçimi

ADE7756, gerilim ve akım girişlerinin örneklemelerini konfigüre edilebilir bir oranda verir. Mikrokontrolörün işaret işlemesi için gereken zaman, giriş örnekleme frekansının karar verilmesini sağlar.



Şekil 4.9 Örnekleme işaretinin onluk sisteme dönüştürülmesi


Örnekleme Çözünürlüğü

Mikrokontrolör düşük güç işaret işleyici olduğu için işaret işlemedeki veri girişinin doğru çözünürlüğü, gereken doğruluğa ve minimum zaman işlemeye ulaşmak için seçilmelidir.

rms Hesaplama

Şekil 4.10, rms hesaplama için kullanılan algoritmayı göstermektedir. İki tamamlayıcı girişin mutlak değeri, ilk olarak içerilen bit sayısını düşürmek için alınır. İşaretin sonradan karesi alınacağı için bu blok nihai sonucu etkilemez.

Gerilim kanalının 12 ve akım kanalının 17 üst biti, rms algoritmasında kullanmak için alınır. Sonra işaretin karesi alınır ve DC elemanı ortaya çıkarmak alçak geçiren filtreden geçirilir. (Şekil 4.7) bundan sonra işaretin karekökü alınır ve bir kayma kompanzasyonu sağlanır. Bir kazanç kompanzasyonu ve gerçek rms dönüşümü, LCD ekranında ani değerin gösterilmesini sağlamak amacıyla verilir ,Moulin E., (2003).



Şekil 4.10 rms hesaplama işaret yolu

Gerçek Zamanlı İşaret İşleme


Bahsedilen algoritma, gerçek zaman tarafı ve post-processing tarafı olarak ayrılabilir. Gerçek zaman tarafı, her örneklemenin bir başkası olmadan önce işlenmesi gerektiğinde vardır. Post-processing tarafı, yeni bir giriş gerekmediğindeki an olarak tanımlanır. Gerçek zamanlı işaret işleme, kare alma rutini ve alçak geçiren filtresini içerir.

Kare Alma Rutini


Programda yazılan kare alma rutini, 6byte sonuç veren 24X24 bitlik temel bir kare alma rutinidir. Kare alma rutininin maksimum çıkışı, bir 34 bit Word'dür.(17 bit Word değişkeninin karesi alınır.) Bu sınırlama çok önemlidir çünkü işaret işleme zamanını düşürür.

Ortalama/Alçak Geçiren Filtresi


Karesi alınmış girişin çıkış ortalaması, denklem 4.28'in uygulanması ile ya da $V^2(t)$'nin DC elemanını bir alçak geçiren filtresi ile elde edilerek yapılabilir. Alçak geçiren filtre çözümü, mikrokontrolörde bir ilk komut sonsuz impuls cevabı, IIR (Infinite Impulse Response) filtresi ile elde edilir. Bu filtrenin mimarisi, Şekil 4.11'de gösterilmiştir. Z–transfer filtre fonksiyonu, denklem 4.30'da tanımlanmaktadır. Bu filtre, 2^{-P} kazanç parametreleri kullanarak ve işaret işlemede içerilen çarpanların bit sayılarını sınırlayarak gereken matematiksel işlemlerin sayısını düşürür ,Moulin E., (2003).



Şekil 4.11 IIR filtresi



Şekil 4.12 IIR filtresi genlik cevabı



Şekil 4.13 IIR basamak cevabı

$$\frac{Y_N}{X_N} = \frac{2^{-P}}{1-(1+2^{-P})Z^{-1}} \tag{4.30}$$

2^{-P} IIR filtre elemanı

IIR filtrenin eşdeğer kesim frekansı


$$F_C = \frac{2^{-P}}{2\pi} \tag{4.31}$$

Post Processing

Alçak geçiren filtrenin çıkışı oturduğunda giriş işareti rms değerinin karesinin karekökü alınabilir. Bu noktada mikrokontrolör, ADE7756'dan örnekleme okumayı durdurur ve alçak geçiren filtre çıkışının Post Processing'i icra eder. Bu Post Processing bir karekök alma rutini, bir kayma kompanzasyonu, bir kazanç kompanzasyonu ve bir ikilik sistemden onluk sisteme dönüştürmeyi içerir. Bu, seçilen giriş gerçek rms değerinin LCD ekranında gösterilmesini mümkün kılar.

Karekök Rutini

Karekök işlemini yapmak için çeşitli algoritmalar mevcuttur. Bunlardan biri olan *ardışıl yaklaşım* da (Successive Approximation – SAR) burada uygulanmaktadır. Giriş, çıkışın karesi ile karşılaştırılır ve çıkarma işleminin sonucuna bağlı olarak çıkış, arttırılır ya da azaltılır. Alçak geçiren filtrenin ani değeri, bir 20 bit yazmaçtır. Bu değerin karekökü, 20 iterasyonluk bir döngünün ardından ulaşılır.



Şekil 4.14 Karekök alma algoritması

Kayma ve Kazanç Kompanzasyonu

Bir kayma kompanzasyonu, kayma etkisini ve rms değerindeki gürültüyü elemine etmek için kullanılır. Kayma yazmacı, 16 bit genişliğindedir. Kazanç, LSB'leri gerilim rms ya da akım

rms'e çevirmek için uygulanır. Bu değerler, ikiliden onluya dönüşümden sonra LCD'de gösterilmek için hazırdır. Kayma ve kazanç düzeltmenin ikisi de akım kanalı ve gerilim kanalı karakteristiğidir.


İkili Sayı Sisteminden Onlu Sayı Sistemine Dönüşüm

Kayma ve kazanç kompanzasyonundan sonra bu dönüşüm rutini, sayısal işlemenin sonucun LCD'de göstermeye uygun formata adapte etmek amacıyla uygulanır ,Moulin E., (2003).


Yazılım Mimarisi

Enerji Toplama İşlemi

ADE7756, dalga formu örnekleme modunda kullanıldığında aktif enerji yazmacı aynı anda okunamaz. Buna rağmen aktif enerji, ADE7756 aktif enerji yazmacında hala toplanmaktadır ve enerji kaybı olmaz. ADE7756, tam ölçek AC enerjiyi 10s'den daha fazla saklayabilen 40 bit enerji toplama yazmacına sahiptir. rms hesaplama 2s'den fazla sürmeyeceği için aktif enerji yazmacı taşma yapmayacaktır. Aktif enerji, enerji kaybı olmamasını garanti etmek için herhangi bir rms hesaplamadan hemen önce ve sonra okunur. Çözüm, Şekil 4.15'te gösterilmektedir. Normal mod, rms hesaplama olmaksızın sadece aktif enerji toplamayı destekler.



Şekil 4.15 Aktif enerji okuma rutini



Şekil 4.16 Kesme hizmeti rutini

Kesme Hizmeti

Bir kesme hizmeti rutini, PIC16C63'ün zamanlayıcı kesmelerine ve ADE7756'dan gelen harici kesmeleri sağlar. Normal modda ADE7756, sadece hat gerilimi düşük olarak algılandığında kesme üretir. rms kesme modunda ADE7756, düşük hat gerilim tespitinde (SAG) ya da dalga form örneklemesi mümkün olduğunda kesme üretir. Bu modda kesme rutini, yalnızca ADE7756'dan gelen kesmeleri dikkate alır. Bir kesme meydana geldiğinde mikrokontrolör, kesmenin düşük hat geriliminden gelip gelmediğinin ya da dalga formu örneklemenin mümkün olup olmadığının tespiti için ADE7756'dan gelen giriş pinini kontrol eder (SAG pini = düşük seviye). Eğer SAG olayı tespit edilirse işlemdeki rms rutini, enerji kapama moduna geçmek için iptal edilir.

RMS Hesaplama Rutini

rms rutini, Şekil 4.10'da tarif edilmektedir. rms rutini, güç hattındaki çökmeden dolayı herhangi bir anda kesmeye uğrayabilir. Bu durumda elektronik sayaçtaki tüketilen enerji miktarının kaybolmasını engellemek için enerji koruma rutinine öncelik verilir.

Tasarım Esnekliği

Eğer rms bilgisine her 3s'de bir ihtiyaç duyulmazsa alçak geçiren filtrenin köşe frekansı, dalgalanma frekansının etkisini azaltmak için değiştirilebilir. Bu değişimin dezavantajı, alçak geçiren filtrenin oturma zamanını arttırması ve rms bilgisinin güncellenme frekansını değiştirmesidir.

Güç faktörü, görünen güç ve reaktif enerjinin işaret işlemesi, aktif enerji ve rms değerleri mevcut olduğundan kolaylıkla yapılabilir. Denklem 4.27 ve 3.28, mikro denetleyici de bu bilginin işlenmesi için kullanılabilir ,Moulin E., (2003).

Sonuç


Bu algoritmada 4096 örnekleme kullanıldı. Farklı dinamik aralıklardaki doğrusal sonuçlar, Şekil 4.17 ve 3.18'de gösterilmektedir. Bu şekillerde gösterilen hata, 200 rms hesaplamanın üstündeki gözlemlenen maksimum hatadır. Yüzde hata

$$Yüzde\ Hata = \frac{Gerçek\ RMS - RMS\ Ölçümü}{Gerçek\ RMS} x\%100 \tag{4.32}$$


olarak tanımlanır.

Doğrusallık, gerilim girişi (10: 1 oranı) için 220V'tan 22V'a ve akım girişi için (500:1 oranı) 100A'dan 200mA'e kadar ölçülür. rms hesaplama için kullanılan kalibrasyon noktaları, akım tarafı için 50A ve 200mA ve gerilim tarafı için 220V ve 22V'tur.

Bu çözümle ulaşılabilecek güncelleme hızı, bir 20MHz mikroişlemci saati ile 3.5s'dir. Algoritmanın gerçek zamanlı tarafı, 2.34s ve poss-processing tarafı 1.16s'dir. rms hesaplama esnasında enerji sayacı tarafından kullanılan toplam akım tüketimi, bir 20MHz'lik osilatörle 10.2mA ve sadece enerji ölçüm modunda iken bir 3.58MHz'lik osilatörle 7mA'dir ,Moulin E., (2003).



Şekil 4.17 Gerilim rms hesaplama doğrusallığı



Şekil 4.18 Akım rms hesaplama doğrusallığı

5. UYGULAMA DEVRESİ

5.1 Giriş

Bu bölümde DSP tabanlı, yongayla tümleşik RAM'e sahip 14bit eş zamanlı örnekleme yapan veri elde etme sistemini kullanarak temelde DC – DC dönüştürücülerin verimini hesaplamayı hedefleyen ve ileriye dönük geliştirme çalışmalarına zemin oluşturacağı düşünülen bir uygulama çalışması anlatılmaktadır.


Güç ölçüm cihazına olan ihtiyaç, standart ölçüm cihazları kullanarak bir DC – DC dönüştürücünün giriş/çıkış karakteristiklerini ölçmeye çalışan herkes için aşikârdır. Buradaki çalışma, kullanıcıyı ölçüm yaparken oluşan kablo ve cihaz kalabalığından kurtarmaktadır. Giriş ve çıkış gerilimleri 200VDC ve akımları nominal 8A olacak şekilde düzenlenmiştir.

Çoğu DC – DC dönüştürücü 100kHz'in üzerinde çalışmaktadır. Bundan dolayı buradaki 50kHz civarında olan çalışma frekansı, devrede RC filtre kullanılarak daha üst noktalara taşınmaya çalışılmıştır. Ayrıca bu yapı, yazılımda kullanılan bir sayısal filtre ile de desteklenmiştir.

Sistem çözünürlülüğü, kullanılan eşzamanlı ADC'nin çift yönlü yapıya sahip olmasından dolayı gerilim değerleri için 13bit, akım için ise ayrıca kullanılan akım dönüştürücüsünün çift yönlü olasından dolayı 12bit'tir.

Sayısallaştırılan değerler, ham olarak DSP'den PIC'e iletilir ve burada PIC gerekli kalibrasyonu yaparak uygun değerleri LCD'ye yazar.


5.2 Besleme Devresi



Şekil 5.1 Uygulama besleme devresi

Girişinde 7.5VAC gerilimi kabul eden devre, gerilim düzenleyici entegreler yardımı ile ±5V DC gerilime sahip olur ve sistemin besleme kaynağını sağlar.

5.3 Analog Arayüz Devresi




Şekil 5.2 Uygulama analog arayüz devresi

Burada gerilim değerleri, CON4 ve CON5 konnektörleri ile 100k ve 10k dirençleri vasıtasıyla alınmaktadır.

Giriş ve çıkış akımları, LEM LTS25NP akım dönüştürücüsü kullanılarak ölçülmektedir. Dönüştürücünün içinden geçirilen 5 adet sarım ve ilgili bağlantı şekliyle nominal akım değeri 8A olacak şekilde ayarlanmıştır.

5.4 Ana Devre




Şekil 5.3 Uygulama ana devresi

Burada temel olarak DSP, Max125 ve 4 adet sinyal kuvvetlendirici devre yer almaktadır. Max125'in geniş giriş kabiliyeti ve hata koruma devresi, kendisine eşdeğer cihazlara oranla daha düşük bir giriş empedans değeri sağlamaktadır. Bundan dolayı alınan değerler, Max4254 ile gerilim seviyesi kuvvetlendirildikten sonra Max125'e verilmektedir ,Analog Devices, (1998).

Max125, yongayla tümleşik RAM'e sahip ve eşzaman örneklemeli bir veri elde etme entegresidir. Giriş işaretleri 4 adet *örnekleme ve tutma* yükselteci tarafından örneklendikten sonra sıralı olarak tek bir ADC tarafından sayısallaştırılır. Sonuçlar RAM'e kaydedilir ve sonra paralel veri hattı üzerinden sıralı olarak DSP'ye iletilir.

Max125, DSP tarafından sürülmektedir. DSP, ilk enerjilenmede Max125'e hangi kanalların dönüştürme için kullanılacağını belirttikten sonra dönüştürmeye başla (CONST) sinyalini vererek ilgili sekansı başlatır. Max125, dönüşümü tamamladığında kesme sinyalini (INT) vererek DSP'nin verileri sıralı olarak almasına imkân tanır. DSP verileri aldıktan sonra sayısal bir filtre içinden geçirerek LCD kontrol devresine seri port üzerinden ham bilgiyi iletir.

5.5 LCD Kontrol Devresi



Şekil 5.4 Uygulama LCD kontrol devresi

Bu devre temel olarak PIC ve LCD tarafından oluşmaktadır. PIC, DSP'den seri port yoluyla alınan ham veriyi kalibrasyon katsayıları ile düzenleyerek seçilmiş LCD moduna uygun olarak LCD'ye iletir.

LCD için *giriş akım/gerilimi*, *çıkış akım/gerilimi*, *giriş/çıkış güçleri* ve *verim* şeklinde 4 farklı mod bulunmaktadır. Mod seçimi, ilgili butona basılarak benzer şekilde sıralı olarak yapılabilir.

5.6 Yazılım

5.6.1 Ana Devre Yazılımı

```
/*****************************************************************************
* © Verim
*****************************************************************************/
#include "p30fxxxx.h"

_FOSC(CSW_FSCM_OFF & XT_PLL8);  // 14.4 Mhz * 8 / 4 = 28.8 MHz, Tcy ~30 ns
_FWDT(WDT_OFF);                 // Turn off the Watch-Dog Timer.
_FBORPOR(MCLR_EN & PWRT_OFF);                           // Enable MCLR reset pin and turn off the power-up

timers.
_FGS(CODE_PROT_OFF);  // Disable Code Protection

void UART_init(void);
void PWM(void);
void Channel_Select(void);

long S1_filt, S2_filt, S3_filt, S4_filt;       // ortalama değerler
long S1_filt_old, S2_filt_old, S3_filt_old, S4_filt_old;       // ortalama değerler

long S1_filt1, S2_filt1, S3_filt1, S4_filt1;       // ortalama değerler
long S1_filt1_old, S2_filt1_old, S3_filt1_old, S4_filt1_old;       // ortalama değerler

int  SAYI1, SAYI2, SAYI3, SAYI4;
int S_1,S_2, S_3, S_4;       // ani değerler
int S_1H, S_2H, S_3H, S_4H;
int S_1L, S_2L, S_3L, S_4L;

int SAYI;
int temp;

int Counter_Delay=0;

int  k=0, n;

#define K_FILT 4096
#define K 17

unsigned char Buf[K];       /* data is stored in array Buf */

#define CONVST   _RD3
#define CLK   _RD0
#define RD  _RD1
#define ADC_INT   _RD2
#define WR _RC14

int main(void)
{
        TRISE = 0xFFFF; // E portu giriş

        TRISD = 0x0004; // CONVST ADC_INT(giriş) RD CLK
                // RD3 RD2 RD1 RD0
        PWM();
        _TRISC14= 0;        // RC14 biti  WR için kullanılıyor.

        ADCON1bits.ADON = 0;        // Turn off the A/D converter
        ADPCFG = 0xFFFF;       // A/D in digital mode, RB portu ADC portu olduğundan...
```

```
//************ RS232 **********************
_TRISF4=1;       // RX giriş
asm("nop");
_TRISF5=0;      // TX çıkış
asm("nop");
UART_init();
//*****************************************
      asm("nop");
      asm("nop");
      Channel_Select();

while(1)
          {

          CONVST=0;
          asm("nop");
          CONVST=1;

          S_1 = S_1H;
          S_1 = S_1*512;
          S_1 = S_1 + S_1L;

          S_2 = S_2H;
          S_2 = S_2*512;
          S_2 = S_2 + S_2L;

          S_3 = S_3H;
          S_3 = S_3*512;
          S_3 = S_3 + S_3L;

          S_4 = S_4H;
          S_4 = S_4*512;
          S_4 = S_4 + S_4L;

          S1_filt  =  S1_filt  +  (long) S_1;            // filtre
          S1_filt =  S1_filt - S1_filt_old;
          S1_filt_old = S1_filt/K_FILT;

          S2_filt  =  S2_filt  +  (long) S_2;
          S2_filt =  S2_filt - S2_filt_old;
          S2_filt_old = S2_filt/K_FILT;

          S3_filt  =  S3_filt  +  (long) S_3;
          S3_filt =  S3_filt - S3_filt_old;
          S3_filt_old = S3_filt/K_FILT;

          S4_filt  =  S4_filt  +  (long) S_4;
          S4_filt =  S4_filt - S4_filt_old;
          vS4_filt_old = S4_filt/K_FILT;

if(k==0)
          {
          SAYI1 = (int) (S1_filt/K_FILT);
          SAYI2 = (int) (S2_filt/K_FILT);
          SAYI3 = (int) (S3_filt/K_FILT);
          SAYI4 = (int) (S4_filt/K_FILT);

          temp = SAYI1/256; // I1
                    temp = (temp/16)&0x0F; Buf[0]= temp;
          temp = (SAYI1/256)&0x0F;Buf[1]= temp;
          temp = (SAYI1/16)&0x0F;Buf[2]= temp;
```

```
temp =  SAYI1&0x0F;Buf[3]= temp;

temp = SAYI2/256;// V1
temp = (temp/16)&0x0F;Buf[4]= temp;
temp = (SAYI2/256)&0x0F;Buf[5]= temp;
temp = (SAYI2/16)&0x0F;Buf[6]= temp;
temp =  SAYI2&0x0F;Buf[7]= temp;

temp = SAYI3/256;// I2
temp = (temp/16)&0x0F; Buf[8]= temp;
temp = (SAYI3/256)&0x0F; Buf[9]= temp;
temp = (SAYI3/16)&0x0F;Buf[10]= temp;
temp =  SAYI3&0x0F;Buf[11]= temp;

temp = SAYI4/256;// V2
temp = (temp/16)&0x0F; Buf[12]= temp;
temp = (SAYI4/256)&0x0F; Buf[13]= temp;
temp = (SAYI4/16)&0x0F;Buf[14]= temp;
temp =  SAYI4&0x0F;Buf[15]= temp;

Buf[16]= 253;

}


while(1)
        {
        if (ADC_INT==0) break;          // dönüşüm tamamlanana kadar bekle...
        if(n++>10000) break;
        }


RD=0;
asm("nop");
asm("nop");
S_1L=PORTB;
asm("nop");
S_1H=PORTE & 0x3F;
asm("nop");
RD=1;
asm("nop");
asm("nop");
RD=0;
asm("nop");
asm("nop");
S_2L=PORTB;
asm("nop");
 S_2H=PORTE & 0x3F;
asm("nop");
RD=1;
asm("nop");
asm("nop");
RD=0;
asm("nop");
asm("nop");
 S_3L=PORTB;
asm("nop");
 S_3H=PORTE & 0x3F;
asm("nop");
RD=1;
asm("nop");
```

```
            asm("nop");
            RD=0;
            asm("nop");
            asm("nop");
              S_4L=PORTB;
            asm("nop");
              S_4H=PORTE & 0x3F;
            asm("nop");
            RD=1;
            asm("nop");
            asm("nop");

//  Binary2ASCII();

            if( ! U2STAbits. UTXBF )
            U2TXREG = Buf[k++];
            if( k==K )  k=0;
            }

            if(Counter_Delay<10000) Counter_Delay++;// ilk açılışta kanal seçme işlemi gerçekleşmez ise
            if(Counter_Delay==10000) Channel_Select();// işlem tekrar yapılıyor.
            }
            return 0;
}

void UART_init(void)
{
            U2BRG=186;// Set Baudrate 9600
            IPC6bits.U2TXIP=0x003; // Set UART TX interrupt priority
            IPC6bits.U2RXIP=0x002;// Set UART RX interrupt priority
            U2STA = 0;
            U2MODE = 0x8800;// Enable UART for 8-bit data, no parity, 1 STOP bit, no

            wakeup
            U2STAbits.UTXEN=1; // Enable transmit, The UTXEN bit should not be set until the

            UARTEN bit has been set. Otherwise, UART transmissions will not be enabled.
            IEC1bits. U2TXIE=1;                                                    // Enable transmit interrupts
            IEC1bits. U2RXIE=1;                                                     // Enable receive interrupts
            IFS1bits.U2RXIF = 0;
             IFS1bits.U2TXIF = 0;
}


void PWM(void)
{
// The following code example will set the Output Compare 1 module
// for interrupts on the continuous pulse event and select Timer 2
// as the clock source for the compare time-base. It is assumed
// that Timer 2 and Period Register 2 are properly configured.
// Timer 2 will be enabled here.
            T2CON=0;
            OC1CON = 0; // Turn off Output Compare 1 Module.
            OC1CON = 0x05; // compare mode and write to OC1CON
            OC1R = 0; // Initialize Compare Register 1
            OC1RS =2; // Initialize Secondary Compare Register 1
            PR2 = 3;

            // DFLTCONbits.IMV=0x02;
            T2CONbits.TON=1;//  Start Timer2 with assumed settings
}
```

```
void Channel_Select(void)
{
        WR=1;
        asm("nop");
        asm("nop");
        asm("nop");
        asm("nop");
        WR=0;
        TRISB = 0xFFF0;         // B portu giriş, ilk 4 bit (RB0-3) hem giriş hem çıkış
        asm("nop");
        asm("nop");
        asm("nop");
        asm("nop");
        asm("nop");
        asm("nop");
        asm("nop");
asm("nop");
                asm("nop");
        PORTB=3;
        asm("nop");
        asm("nop");
        vWR=1;

        TRISB = 0xFFFF;         // B portu giriş, 8 bit +
}
```

5.6.2 LCD Devre Yazılımı

```
#include <16F877A.h>
#fuses XT,NOWDT,NOPROTECT,NOLVP
#use delay(clock=4000000)
#use rs232(baud=9600, xmit=PIN_C6,rcv=PIN_C7, stream=GELEN)

#include <lcd.c>

#define RCREG 0x1A

int   TUS, TUS_OLD=1;

int   Buf[20];
int   ch,k;

long  SAYI1, SAYI2, SAYI3, SAYI4;
float V1, I1, V2, I2, P1, P2, Verim;

int   Mode=4;

#INT_RDA // RS232 receive data available
void GET_RX()
{
     ch = *RCREG;
     if(k<20) Buf[k++]=ch;
     if( ch == 253 )  k=0;
}


void TUS_KONTROL()
{

  delay_ms(100);

  TUS = input(PIN_D2);

  if( TUS_OLD == 1 & TUS == 0 )   // Tuşa yeni basıldı ise 1'den 0'a düşer
     {
     delay_us(100);
     if(!input(PIN_D2))
        {
        Mode++;
        if(Mode>4) Mode=0;
        delay_ms(50);
        }
     }

  TUS_OLD=TUS;
}


void main()
{

  enable_interrupts(INT_RDA);
  enable_interrupts(GLOBAL);

  lcd_init();

  SET_TRIS_D(0x0F); // giriş
```

```
  while(1)
  {

  SAYI1 = Buf[0]*4096 + Buf[1]*256 + Buf[2]*16 + Buf[3];
  SAYI2 = Buf[4]*4096 + Buf[5]*256 + Buf[6]*16 + Buf[7];
  SAYI3 = Buf[8] *4096 + Buf[9] *256 + Buf[10]*16 + Buf[11];
  SAYI4 = Buf[12]*4096 + Buf[13]*256 + Buf[14]*16 + Buf[15];


  I1 = (float) SAYI1;
  I1 = I1 - 4110.0;

  I2 = (float) SAYI3;
  I2 = I2 - 4108.0;

  V1 = (float) SAYI2;
  V2 = (float) SAYI4;

  I1 = I1*0.00463;
  I2 = I2*0.00463;

  V1 = V1*0.278;
  V2 = V2*0.278;

  P1 = V1*I1;
  P2 = V2*I2;

  Verim = 100.0*P2/P1;

  if(Mode==0)
    {
    printf(lcd_putc,"\fI1=%.2f A", I1);
    printf(lcd_putc,"\nV1=%.2f V", V1);
    }

  if(Mode==1)
    {
    printf(lcd_putc,"\fI2=%.2f A", I2);
    printf(lcd_putc,"\nV2=%.2f V", V2);
    }

  if(Mode==2)
    {
    printf(lcd_putc,"\fP1=%.2f W", P1);
    printf(lcd_putc,"\nP2=%.2f W", P2);
    }

  if(Mode==3)
    {
    printf(lcd_putc,"\fVerim=%.2f ", Verim);
    }

  TUS_KONTROL();    // 100 ms'de bir tuşa bakılıyor.
  TUS_KONTROL();
  TUS_KONTROL();

  }

}
```

5.7 MAX125–126 2x4 Kanallı, Eş Zamanlı Örnekleme Entegresi

Genel Tanımlama

Max125/Max126, yüksek hızlı, çok kanallı ve eş zamanlı İzle/Tut'lu (T/Hs – Track/Hold) 14 bit veri toplama entegresidir. Bu entegreler, 14 bit (14µs) analog-sayısal dönüştürücü (ADC), +2.5V referans, kuvvetlendirilmiş referans girişi ve örneklenmiş giriş bilgilerini koruyan 4 adet eşzamanlı örnekleme T/H kuvvetlendiricisini içermektedir. Max125/Max126, toplamda 8 adet giriş sağlayan her bir T/H için 2 çok katmanlı girişe sahiptir. Buna ek olarak ±17V'a kadar olan aşırı gerilim durumlarında da çalışabilmektedir. Giriş aralığı, ±5V (Max125) ve ±2.5V'tur (Max126).

Bir on-board sıralayıcı, her bir CONVST darbesi ile 1 – 4 adet arası olabilen kanalları sırası ile dönüştürür. Fabrika çıkış çalışma modunda bir adet T/H çıkışı dönüştürülür. Son dönüştürme işleminin tamamlanmasından sonra bir kesme işareti (INT) üretilir. 2, 3 ve 4 kanallı dönüştürme işlemleri, Max125/Max126'nın çift yönlü paralel ara yüzünün programlanması ile yapılabilir. Bir kere programlanma ile dönüştürme işlemine istenilen kanal sayısınca devam edilebilecektir. Dönüştürme kanal 1'den (CH1) başlayarak sıralı olarak devam eder. INT işareti, bir dönüştürme sekansında daima en son dönüştürmeyi takip eder. ADC, her tanımlanmış kanalı 3µs içinde dönüştürür ve sonucu dâhili bir 14x4 RAM'e kaydeder.

Dönüştürmenin bitmesine bağlı olarak kaydedilen veri, RD pinine darbe verilmesi ile ulaşılabilir. 4 adet okuma komutu ile 4 adet veri Word 'üne sıralı olarak ulaşılır.

Paralel veri ara yüzü ve zamanlama özellikleri, birçok sayısal işaret işleyiciler ve 12bit/32bit mikroişlemciler ile uyumludur.

Uygulamalar

- Çoklu faz motor kontrolü
- Güç grid senkronizasyonu
- Güç faktörü izleme
- Sayısal işaret işleme
- Vibrasyon ve dalga form analizi

Özellikler

- 2x4 Kanallı Eş Zamanlı Örnekleme. Toplamda 8 adet giriş.
- Kanal başına 3 µs dönüştürme zamanı.
- 250ksps (1 kanal); 142ksps (2 kanal) ; 100ksps (3 kanal) ; 76ksps (4 kanal)
- Giriş aralığı: ±5V (Max125); ±2.5V (Max126)
- Hata korumalı giriş çoklayıcısı (±17V)
- ±5V ile besleme
- Dâhili +2.5V ya da harici referans çalışması
- Programlanabilir on-board sıralayıcı
- Yüksek hızlı paralel DSP ara yüzü

MUTLAK MAKSİMUM DEĞERLER

AVDD – AGND	0.3V - 6V
AVSS – AGND	0.3V - 6V
DVDD – DGND	0.3V - 6V
AGND – DGND	0.3V - 0.3V
CH_ – AGND	17V
REFIN, REFOUT – AGND	0.3V - 6V
Sayısal Girişler/Çıkışlar – DGND	0.3V (DVDD + 0.3V)
Sürekli Güç Düşümü	TA = +70°C
Çalışma Sıcaklıkları:	
MAX125_CAX/MAX126_CAX	0°C +70°C
MAX125_EAX/MAX126_EAX	40°C +85°C
Depolama Sıcaklıkları	65°C +150°C

PARAMETRE	SEMBOL	ŞARTLAR	MIN. TP. MAK.	BİRİM
DC DOĞRULUK				
Çözünürlük	N	Tüm Kanallar	14	Bit
Entegral Doğrusal Olmama	INL	MAX125A/ MAX126A	±2	LSB
		MAX12_B/C	±2 ±4	
Diferansiyel Doğrusal Olmama	DNL	MAX12_A/B	±1	LSB
		MAX125C/ MAX126C	±2	
Bipolar Sıfır Hatası		T_A = +25°C	±5 ±15	mV
		$T_A = T_{MIN} - T_{MAK}$	±25	
Bipolar Sıfır-Hata Uyumu		Tüm Kanallar Arasında	1.2 5	mV
Kazanç Hatası		T_A = +25°C	±5 ±10	mV
		$T_A = T_{MIN} - T_{MAK}$	±15	
Kazanç Hata Uyumu		Tüm Kanallar Arasında	1.2 5	mV
ANALOG GİRİŞ				
Giriş Gerilim Aralığı	V_{IN}	MAX125	±5	V
			±2.5	
Giriş Akımı	I_{IN}	MAX125, $V_{IN=}$±5V	±667	µA
		MAX125, $V_{IN=}$±2.5V		
Giriş Kapasitansı	C_{IN}		16	pF
İZLE/TUT				
Toplama Zamanı	t_{ACQ}		1	µs
Küçük-İşaret Bant Aralığı			8	MHz
Tam Güç Bant Aralığı			0.5	MHz
REFERANS ÇIKIŞI				
Çıkış Gerilimi	V_{REFOUT}	T_A = +25°C	2.475 2.500 2.525	V
Harici Yük regülâsyonu		$0mA < I_{LOAD} < 1mA$	±1	%
REFERANS GİRİŞİ				

Giriş Gerilim Aralığı			2.50±%10	V
Giriş Akımı		REFIN=2.5V	±10	µA
HARİCİ SAAT				
Harici Saat Frekansı			0.1 16	MHz
SAYISAL GİRİŞLER (CONVST, RD, WR, CS, CLK, A0-A3)				
Giriş Yüksek Gerilim	V_{IH}		2.4	V
Giriş Düşük Gerilim	V_{IL}		0.8	V
Giriş Akımı	I_{IN}	CONVST, RD, WR, CS, CLK	±1	µA
		A0-A3	±10	
Giriş Kapasitansı	C_{IN}		±15	pF
SAYISAL ÇIKIŞLAR (D0-D13, INT))				
Çıkış Yüksek Gerilimi	V_{OH}	I_{OUT}=1mA	4	V
Çıkış Düşük Gerilimi	V_{OL}	I_{OUT}=-1.6mA	0.4	V
3-Durumlu Kaçak Akım		D0-D13	±10	µA
GÜÇ GEREKSİNİMİ				
Pozitif Güç Gerilimi	AV_{DD}		4.75 5 5.25	V
Negatif Güç Gerilimi	AV_{SS}		-5.25 -5 -4.75	V
Sayısal Güç Gerilimi	DV_{DD}		4.75 5 5.25	V
Pozitif Güç Akımı	$I(AV_{DD})$		17 25	mA
Negatif Güç Akımı	$I(AV_{SS})$		-17 -13	mA
Sayısal Güç Akımı	$I(DV_{DD})$		3 5	mA
Kapanma Pozitif Akımı			3	mA
Kapanma Negatif Akımı			-1	mA
Kapanma Sayısal Akımı			3	mA
Güç Kaybı			165 250	mW

ZAMANLAMA KARAKTERİSTİKLERİ

PARAMETRE	SEMBOL	ŞARTLAR	MIN. TP. MAK.	BİRİM
CONVST Darbe Genişliği	t_{CV}		30	ns
CS – WR Kurma Süresi	t_{CVS}		0	ns
CS – WR Tutma Süresi	t_{CVH}		0	ns
WR Düş. Sev. Darbe Genişliği	t_{WR}		30	ns
CS – CONVST Gecikmesi	t_{CSD}		125	ns
Adres Kurma Süresi	t_{AS}		30	ns
Adres Tutma Süresi	T_{AD}		0	ns
RD – INT Gecikmesi	T_{ID}	25pF yük	30	ns
Okumalar arası Gecikme	T_{RD}		40	ns
CS- RD Kurma Zamanı	t_{CRS}		0	ns
CS- RD Tutma Zamanı	t_{CRH}		0	ns
RD Düş. Sev. Darbe Genişliği	T_{RD}		30	ns
Veri Erişim Süresi	T_{DA}	25pF yük	30	ns
Bus – Bırakma Süresi	T_{DH}	25pF yük	5 45	ns
Dönüştürme Süresi	t_{CONV}	Mod 1, 1 Kanal	3	µs
		Mod 2, 2 Kanal	6	
		Mod 3, 4 Kanal	9	
		Mod 4, 4 Kanal	12	
Dönüştürme Hızı/Kanal		Mod 1, 1 Kanal	250	ksps
		Mod 2, 2 Kanal	142	
		Mod 3, 4 Kanal	100	
		Mod 4, 4 Kanal	76	
Yol Alma Süresi		*Kapama*'dan Çıkma	5	µs

PİN TANIMLARI


PİN NO	İSİM	FONKSİYON
1, 2	CH2B, CH2A	Kanal 2, çoklanmış giriş, tek-sonlu
3, 4	CH1B, CH1A	Kanal 1, çoklanmış giriş, tek-sonlu
5	AV_{DD}	+5V ±%5 Analog Besleme Gerilimi
6	REFIN	Harici Referans Girişi/Dâhili Referans Çıkışı. 0.1µF kapasite ile AGND'ye By-Pass
7	REFOUT	Referans-Tampon Devre Çıkışı. . 4.7µF kapasite ile AGND'ye By-Pass
8, 36	AGND	Analog Toprak. Her ikisi bağlanarak topraklanmalıdır.
9–16	D13-D6	Veri Bitleri. D13=MSB
17	DV_{DD}	+5V ±%5 Sayısal Besleme Gerilimi
18	DGND	Sayısal Toprak
19, 20	D5, D4	Veri Bitleri
21–24	D3/A3-D0/A0	Çift Yönlü Veri Bitleri/Adres Bitleri. D0/A0=LSB
25	CLK	Saat Girişi(Periyot %30_%70 arasında olmalıdır)
26	CS	Chip-Select Girişi (aktif düşük)
27	WR	Yazma Girişi (aktif düşük)
28	RD	Okuma Girişi (aktif düşük)
29	CONVST	Dönüştürme –Başla Girişi. Yükselen kenar, örneklemeyi ve dönüştürmeyi başlatır.
30	INT	Kesme Çıkışı. Düşen kenar, dönüştürme sekansının sonunu göstermektedir.
31	AV_{SS}	+5V ±%5 Analog Besleme Gerilimi
32, 33	CH4B, CH4A	Kanal 4, çoklanmış giriş, tek-sonlu
34, 35	CH3B, CH3A	Kanal 3, çoklanmış giriş, tek-sonlu

DETAYLI TANIMLAMA


Max125/Max126, başarılı yaklaşım dönüştürme tekniğini ve analog işaretleri 14 bit Sayısal çıkışa dönüştürmek için 4 eşzamanlı-örnekleme T/H yükselteç kullanmaktadır. Her T/H, toplam 8 giriş imkânı veren 2 çok katlı girişe sahiptir. Her bir T/H çıkışı, dönüştürülür ve paralel ara yüz tarafından sıralı olarak ulaşılacak şekilde belleğe kaydedilir.Max125/Max126, dâhili mikro-sıralayıcısı, eşzamanlı olarak örneklenmiş 1,2,3 ya da 4 girişi sayısallaştırmak için programlanabilir.(Şekil 5.5).

Dönüştürme zamanı ve kontrol sekansları, 16MHZ'lik harici saatten alınmıştır. T/H, CONVST yükselen kenarı ile giriş gerilimini tutar. Örnekleme için son dönüşüm tamamlanana kadar ek CONVST darbeleri dikkate alınmaz. ADC, her tanımlanmış kanalı 3µs içinde dönüştürür ve sonucu dâhili bir 4x14 bitlik belleğe kaydeder.

Son dönüşümün bitmesiyle INT, düşük seviyeye gider ve T/H yükselteci, girişi tekrar geçirmeye başlar. Veri, RD pinine darbeler verilmesi ile ulaşılabilir. CH1'deki veri her zaman ilk olarak okunur. Tüm programlanan kanallara ulaşıldıktan sonra, CH1 tekrar seçilir. CS, okuma esnasında düşük seviyede tutulabilir.



Şekil 5.5 Fonksiyonel Diyagram



Şekil 5.6 Eşdeğer Giriş Devresi

Giriş Bant Aralığı:

T/H'nin giriş yol verme devresi, 8 MHz bant aralığına sahiptir, böylece yüksek hızlı geçici durumları sayısallaştırma ve ADC'nin örnekleme hızını aşan bant genişlikli periyodik işaretlerini ölçmek mümkün olabilmektedir.

Analog Giriş Aralığı ve Giriş Koruması:

Max125'in giriş aralığı ±5V ve Max126'nın giriş aralığı ±2.5V 'tur. Her ikisi için giriş direnci 10kΩ'dur. Giriş koruma yapısı sayesinde ±17V aralığında problemsiz çalışılmaktadır. Koruma ayrıca kapama modunda da aktiftir.


İzle/Tut:

Max125/Max126, 4 eş zamanlı T/H özelliğine sahiptir. Her T/H'nin, 2 çoklu girişi vardır. T-anahtar giriş yapısı, mükemmel tutma- modu izolasyonu sağlar. 14bit doğruluk için 1μs veri alma zamanı sağlar.


T/H gecikmesi, tipik olarak 10ns'dir. Şekil 5.6, ADC'nin örnekleme mimarisini ifade eden eşdeğer giriş devresini göstermektedir.

Sayısal Arayüz

Giriş verisi (A0-A3) ve çıkış verisi(D0-D13), 3 durumlu 2 yönlü arayüz üzerinde çoklanır. Bu paralel I/O, kolaylıkla bir mikroişlemci ya da DSP ile bağlanabilir. CS, WR ve RD, okuma ve yazma çalışmalarını kontrol eder. CS kontrolörü, Max125/Max126'yı bir I/O portu olarak adresleyen standart bir chip-select işaretidir. CS, yüksek seviyede olduğunda WR ve RD girişlerini pasifleştirir ve arayüzü yüksek–Z durumuna zorlar. Şekil 5.7, arayüz zamanlama ayrıntısını göstermektedir.



Şekil 5.7 Zamanlama Diyagramı



Şekil 5.8 4 Kanallı Dönüştürme, Giriş Çoğullama A

Programlama Modları

Max125/Max126, 8 dönüştürme modu ve buna ek olarak çift yönlü arayüz üzerinden programlanan Power–Down moduna sahiptir. Enerjilenme anında entegre, fabrika çıkış ayarı olarak Giriş MuxA/Tekli-Kanal dönüştürme modundadır. Kullanıcı Şekil 5.5'de gösterildiği gibi 4 eşzamanlı–örnekleme giriş kanallarından Mux giriş A ya da Mux giriş B'yi seçebilir. Dâhili bir mikro-sıralayıcı her örneklemede 1,2,3 ya da 4 kanal dönüştürme için programlanabilir. Tek kanal dönüştürme için CH1 sayısallaştırılır ve INT dönüştürme işleminin bittiğine işaret etmek için düşük seviyeye geçer. Çok kanallı dönüştürmeler için INT, son kanal sayısallaştırıldıktan sonra düşük seviyeye geçer.

Max125/Max126'ya giriş yapmak için CS düşük seviyeye alınmalıdır, çift yönlü A0-A3 pinleri programlanarak (Tablo 1) WR düşük seviyeye alınmalıdır. Veri, WR ya da CS yükselen kenarı ile entegrelere kaydedilir. Şimdi ADC dönüştürme için hazırdır. Bir defa programlandı mı, tekrar programlanana kadar ya da enerjisi gidene kadar aynı modda çalışmaya devam eder. Şekil 5.8, Giriş MuxA kullanılarak 4 kanallı bir dönüştürme programı örneğini göstermektedir.

Bir Dönüştürmeye Başlama

Max125/Max126 programlandıktan sonra bir dönüştürme sekansını başlatmak için CONVST düşük seviyeye alınır. Analog girişler, CONVST yükselen kenarı ile örneklenir. Dönüştürme

işlemi devam ederken yeni bir dönüştürme başlatılmamalıdır. INT çıkışı gözlemlenmelidir. Düşen kenar, dönüştürme sekansının sonunu göstermektedir.

Bir Dönüştürmeyi Okuma


Sayısallaştırılmış veri, paralel arayüz üzerinden okunabilmesi için belleğe kaydedilir. INT işaretini aldıktan sonra kullanıcı, 4 adet dönüştürmeye kadar olan sonuçlara 4 adet okuma işlemi uygulayarak ulaşabilir.

CS düşük seviyesi ile CH_1'in dönüştürme sonucuna ulaşılır ve INT, ilk RD düşen kenarında yüksek seviye değerine sıfırlanır. RD yükselen kenarında dâhili adres pointer bir sonraki kademeye ilerler. Eğer tek dönüşüm programlanmışsa sadece bir RD darbesi gerekir ve adres pointer CH_1'e sıfırlanır. Çoklu kanal dönüştürme için 1'den 4'e kadar olan kanallarda veri erişimi için ard arda 4 adet RD düşen kenarı kullanılır. *n* kanal dönüştürme için ($1<n\leq4$) adres pointer, *n*RD kadar darbeden sonra CH_1'e sıfırlanır. Dönüştürme doğruluğunu bozacağından dönüştürme esnasında okuma işlemi yapılmamalıdır.

Çizelge 5.1. Çalışma Modları

A3	A2	A1	A0	Dönüştürme Süresi (μs)	Mod
0	0	0	0	3	Giriş Mux A/Tek Kanal Dönüştürme
0	0	0	1	6	Giriş Mux A/2 Kanal Dönüştürme
0	0	1	0	9	Giriş Mux A/3 Kanal Dönüştürme
0	0	1	1	12	Giriş Mux A/4 Kanal Dönüştürme
0	1	0	0	3	Giriş Mux B/Tek Kanal Dönüştürme
0	1	0	1	6	Giriş Mux B/2 Kanal Dönüştürme
0	1	1	0	9	Giriş Mux B/3 Kanal Dönüştürme
0	1	1	1	12	Giriş Mux B/4 Kanal Dönüştürme
1	x	x	x	-	Enerji Kesilmesi

X=Önemsiz



Şekil 5.9 Dâhili Referans

Uygulama Bilgisi

Harici Saat: Max125/Max126, doğru çalışma için 16MHz'e kadar TTL uyumlu bir saate ihtiyaç duyar. Saat çalışma periyot aralığı, %30 ile %70 arasındadır.

Dâhili ve Harici Referans: Max125/Max126, dâhili ve harici bir referans gerilimi ile kullanılabilir. Harici bir referans, REFIN'e doğrudan bağlanabilir. +1 kazançlı dâhili bir tampon devresi, REFOUT 'ta 2.5V sağlar.


Dâhili Referans: Dâhili referanslı tam ölçek aralığı, Max125 için ±5V ve Max126 için ±2.5V'tur. REFIN, 0.1µF kapasitör ile AGND'ye *by-pass*'lanmalı ve REFOUT pini de 4.7µF kondansatör ile AGND'ye *by-pass'*lanmalıdır (Şekil 5.9). Referans tampon devresini kompanze etmek için maksimum değer, 22µF'tır. Düşük ESR kapasitörleri kullanıldığında daha düşük değerler kabul edilebilirdir.

Harici Referans: Geniş bir sıcaklık aralığında çalışma için 2.5V harici referans, çalışma doğrulunu geliştirir. Şekil 5.10'de gösterildiği gibi REFIN'e harici bir referans bağlanır. Normal ve kapama çalışmalarında DC akımlar için minimum empedans 7kΩ'dur. 4.7µF düşük ESR kondansatörü ile REFOUT *by-pass* edilir.

Enerjilenmede Sıfırlanma: İlk enerji verildiğinde dâhili enerjilenme sıfırlanma devresi, Max125/Max126'yı dönüştürmeye hazır duruma getirir. Fabrika çıkış ayarı olarak MuxA girişi, tekli dönüşüm yüklenmektedir. Güç beslemesinin kararlı hale gelmesinden sonra

sıfırlanma süresi 5µs'dir. Bu süre zarfında herhangi bir dönüştürme işlemi yapılmamalıdır. Enerjilenme anında bellek tanımsızdır.

Transfer Fonksiyonu: Max125/Max126, bipolar giriş aralığına sahiptir. Şekil 5.11, bipolar/çıkış transfer fonksiyonunu göstermektedir.




Şekil 5.10 Harici Referans

Motor Kontrol Uygulamaları

Vektör motor kontrolü, motor akımlarının ayrı ayrı okunmasını gerektirir. En temel uygulamamda eşzamanlı olarak 2 akım (CH1A ve CH2A, Şekil 5.13) örneklenir. 3 faz akımından ikisinin sayısallaştırılması yeterlidir çünkü 3. faz akımı diğer iki faz akımının kullanılmasıyla hesaplanabilir.


Şekil 5.13'teki devre, tipik bir vektör motor kontrol devresini göstermektedir. CH1A ve CH2A, izoleli Hall-Effect sensörlerine bağlıdır ve akım geri besleme döngüsünün bir parçasıdır.




Şekil 5.11 Bipolar Transfer Fonksiyonu

Max125/Max126, akımları sayısallaştırır ve vektör kontrol işlevinin yapıldığı DSP ve kontrol bölgelerine ham olan veriyi gönderir. Sensörsüz vektör kontrol, motor için bir bilgisayar modeli ve rotor ile stator akımlarından her bir çıkış akımı bulan bir algoritma kullanır. Eğer 2 akımdan hesaplanan 3. akım değeri pratik olmuyorsa 3. akımda örneklenebilir. Yine 3. gerilim değeri de örneklenen diğer iki gerilimden (CH3A, CH4A) hesaplanabilir.

Optimum hız kontrolü ve sıfır hıza yakın bölgeler de iyi bir yük regülasyonu için hız ve pozisyon geri beslemesi alınarak CH4B'ye bağlanabilir. Diğer ek kanallar, DC bara gerilimi ve sıcaklık sensörü gibi benzeri analog girişler için kullanılabilir ,Analog Devices, (1998).




Şekil 5.12 Çıkış Çoğullayıcı Çözücü Devresi




Şekil 5.13 Vektör Motor Kontrol

Pin Görünümü



Şekil 5.14 Entegrenin pin görünümü

Tipik Çalışma devresi



Şekil 5.15 Entegrenin tipik çalışma devresi

6. SONUÇLAR

Yapılan tez çalışmasında yazılım ve donanım olarak farklı blok yapıları olan, eş zamanlı veri toplama yapısını kullanabilen, yüksek frekanslı DC işaretleri 14 bit çözünürlükte ölçebilme kabiliyetine sahip, DC-DC dönüştürücülerin verimini hesaplayan bir uygulama devresi gerçekleştirilmiştir. Bu çalışmanın yazılım yapısında yapılabilecek geliştirme çalışmaları ile ileriye dönük uygulamalara zemin oluşturacağı düşünülmektedir.

Akım algılayıcıları ve gerilim bölücü dirençlerin kalibrasyonları için farklı noktalarda ölçülen değerler kullanılarak katsayılar tespit edilmiş ve yazılımın girişinde tanımlanmıştır. Sistemin doğruluğunun testi amacıyla yüksek frekanslı (100 kHz civarında) bir DC-DC dönüştürücünün giriş/çıkış akımları, güçleri ve veriminin uygulama devresinde LCD'den okunan değerleri ile yüksek doğruluğa sahip bir sayısal multimetreden elde edilen değerler karşılaştırılmış yaklaşık olarak % 0.1 doğruluğa ulaşıldığı tespit edilmiştir.

Devre yapısında kullanılan yüksek çözünürlüklü eş zamanlı örnekleme ADC'sinin daha yüksek frekanslarda çalışabilen başka bir ADC ile değiştirilmesi durumunda daha yüksek frekanslardaki değerler alınarak devrenin doğruluğu arttırılabir. Ayrıca kullanılan akım algılayıcılarının AC işaretleri de dönüştürebilme özelliği kullanılarak ve uygun yazılım çalışmasının yapılmasıyla AC formda olan bir sistemindeki güçler ve verim hesaplanabilir ya da mevcut devre tamamıyla bir motor kontrol uygulamasına adapte edilebilir.

KAYNAKLAR

Abbasoğlu H. ve Pastacı H., (1996), "Dijital Ölçmeler", Yıldız Teknik Üniversitesi Yayınları, 206-1, İstanbul.

Analog Devices, (1998), "MAX125-MAX126_2x4-Channel, Simultaneous-Sampling", Dallas Semiconductor, ABD.

Bramble S., (2002), "Practical Data Acquisition using a Windows™-based Power Meter", Dallas Semiconductor, ABD.

CCSI, (2006), "PIC C Compiler Reference Manual", Custom Computer Services Incorporated, ABD

Duane B. ve Humberd S., (2002), "Watt-Hour Meter using PIC16C923 and CS5460", Microchip Technology Inc., ABD.

English S. ve Smith D., (2002), "A Power Meter Reference Design Based on the ADE7756", Analog Devices, Inc., ABD.

Kester W., (2004), "The Data Conversion Handbook", Analog Devices, Inc., ABD.

Microchip, (2004), "PIC18F_2420_2520_4420_4520 Data Sheet", Microchip Technology Inc., ABD.

Moulin E., (2003), "RMS Calculations for Energy Meter Applications Using the ADE7756", Analog Devices, Inc., ABD.

INTERNET KAYNAKLARI

[1] www.allegromicro.com

[2] www.analog.com

[3] www.bidb.odtu.edu.tr

[4] www.ccsinfo.com

[5]www.fbe.yildiz.edu.tr

[6] www.lem.com

[7] www.maxim-ic.com

[8] www.microchip.com

[9] www.marmatek.com

ÖZGEÇMİŞ

Doğum tarihi	01.11.1979	
Doğum yeri	Göle	
Lise	1994–1997	Üsküdar Anadolu Lisesi
Lisans	1997–2002	Yıldız Teknik Üniversitesi Elektrik Elektronik Fak. Elektrik Mühendisliği Bölümü
Yüksek Lisans	2003–…	Yıldız Teknik Üniversitesi Fen Bilimleri Enstitüsü Elektrik Müh. Anabilim Dalı, Kontrol ve Otomasyon Programı
Çalıştığı Kurumlar		
	2002–2004	EKA Sistem Mühendislik ve Taahhüt A.Ş.
	2005–2007	Entegre Kontrol Sistemleri San. ve Tic. Ltd. Şti.
	2007–…	ABB Elektrik Sanayi A.Ş.