

52550

YILDIZ TEKNİK ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

**F.B.E. YILDIZ TEKNİK ÖĞRETİM KURULU
DOKÜMANAŞTIRMA MERKEZİ**

**EŞİK ALTINDA ÇALIŞAN CMOS OTA-C
SÜZGEÇLERİNİN TÜMDEVRE OLARAK
GERÇEKLENMESİ**

Elektronik ve Hab.Müh. Yavuz KILIÇ

**F.B.E. Elektronik ve Haberleşme Mühendisliği Anabilim Dalında
hazırlanan**

YÜKSEK LİSANS TEZİ

Tez Danışmanı : Prof. Dr. Atilla ATAMAN

İSTANBUL , 1996

Bu tez çalışmasının hazırlanışında değerli bilgi ve yardımlarını esirgemeyen danışman hocam Sayın Prof. Dr. Atilla ATAMAN'a, yardımlarından dolayı Sayın Prof. Dr. H.Hakan KUNTMAN'a, çalışma arkadaşım Arş.Gör. Gürsel DÜZENLİ'ye ve TÜBİTAK YİTAL çalışanlarına teşekkürlerimi sunarım.

Yavuz KILIÇ

ÖZET

Bu tez çalışmasında, eşikaltında çalışan geçiş iletkenliği kuvvetlendiricisinin (OTA), kuvvetli evritime göre, akım geçiş eğrisinin simetrliliğinin bozulma sebepleri ve OTA üzerinde yapılan düzeltmeler ile akım geçiş eğrisinin simetrliliğinin nasıl düzeltileceği araştırıldı. Akım geçiş eğrisi düzeltilmiş OTA ve kapasite elemanları kullanılarak dördüncü dereceden süzgeçlerin tasarımı ve realizasyonu yapıldı. Bu tür süzgeçlerin tip elektroniği uygulamalarında özellikle EEG işaretlerinin filtre edilmesinde elverişli olabileceği görüldü.

Eşikaltı çalışmadan dolayı akımlar çok küçük olduğundan, OTA'ların geçiş iletkenlikleri de çok küçük olmaktadır. Bu da α , β , θ ve δ bandlarının yer aldığı 1Hz-40Hz aralığında gerçekleştirilecek süzgeç yapıları için, 10-850pF mertebelerindeki küçük kapasite değerlerinin kullanılması olanağını vermektedir. Böylece, dört süzgeci kapsayan bir yapının tümleştirilebilecek boyutlarda gerçekleştirilebileceği görüldü.

Tasarlanan bu OTA'ların tip elektroniğine uygun olabilmesi için OTA'ların düşük besleme gerilimli olarak tasarlanması, tasarlanan düşük beslemeli OTA'nın diğer OTA'ya göre daha elverişli olduğu, PSPICE ve HSPICE (parazitik etkileri de içeren post-simülasyon) simülasyon sonuçlarında görülmüştür.

Tasarlanan devrelerin serimi L-EDIT yazılımı kullanılarak yapıldı ve daha sonra CADENCE ortamına aktarıldı. Bu ortamda yapılan son kontrollerden (DRC - Design Rule Check) sonra layoutun netlisti oluşturuldu ve parazitik etkileri de içeren HSPICE simülasyonu yapıldı.

ABSTRACT

In this thesis the main thought was to find out why the output current versus differential input voltage transfer characteristic in subthreshold region is not symmetrical but in the strong inversion it is symmetrical with the same operational transconductance amplifier (OTA). The OTA-C filters operating in subthreshold region has been designed and tried to realize to extract EEG signals. Moreover, it has been shown that this type of filters are suitable for medical electronics applications.

Because of operating it in subthreshold, OTAs currents and transconductances are very small. Thus, for the frequency band like 1Hz-40Hz, for α , β , δ , θ bands, in the range of 30-350 pF valued capacity elements can be integrated in CMOS technology with OTA. So, this results filter structures with small dimension to be realized.

In this thesis, L-EDIT software is used to design the layout. Then this layout is transferred to CADENCE. Later, the last controls for design rules and some corrections in the circuit are done, netlist is created and postsimulations are applied to circuitry by using HSPICE software.

İÇİNDEKİLER

1. GİRİŞ	1
2. EŞIKALTı TANIMI	3
2.1. Eşikaltında Çalışan OTA	5
2.2. OTA-C Süzgeç Topolojileri Tasarım Kriterleri	9
2.3. Tip Elektronikindeki Süzgeç Uygulaması	11
3. EŞIKALTı ÇALIŞMANın İYİLEŞTİRİLMESİ	14
3.1. Eşikaltı Çalışma	14
3.1.1. Kanal Boyu Modülasyonun Etkisi	15
3.1.2. Eşikaltı Çalışmanın İyileştirilmesi	19
3.2. B Yansıma Faktörü	24
3.3. Kaskod Simetrik OTA	25
4. EŞIKALTINDA ÇALIŞAN OTA-C SÜZGEÇLERİNİN TIP ELEKTRONİKİNDE KULLANILAN SÜZGEÇ YAPILARINA UYGULANMASI	29
4.1. İlkinci Dereceden OTA-C Süzgeç Yapıları	32
4.1.1. Alçak Geçiren OTA-C Süzgeci	33
4.1.2. Yüksek Geçiren OTA-C Süzgeci	34
4.2. İlkinci Dereceden Alçak Geçiren ve Yüksek Geçiren Butterworth Tipi Süzgeçlerin Ardarda Bağlanarak Dördüncü Dereceden Band Geçiren Süzgecin Elde Edilmesi	35
4.2.1. Dördüncü Dereceden Band Geçiren OTA-C Süzgeçlerinin Tasarımı	35
4.2.2. Maksimum Giriş Gerilimi	43
4.2.3. Harmonik Distorsiyon	57
4.2.4. Gürültü Analizi	65
5. EŞIKALTINDA ÇALIŞAN DÜŞÜK BESLEME GERİLİMLİ OTA	70
5.1. Eşikaltında Çalışan Düşük Besleme Gerilimli OTA'lar	70
5.1.1. Eşikaltında Çalışan Düşük Besleme Gerilimli CMOS Simetrik OTA'nın İyileştirilmesi	75
5.2. Dördüncü Dereceden Band Geçiren OTA-C Süzgeçlerin Tasarımı	76
5.3. Maksimum Giriş Gerilimi	83
5.4. Harmonik Distorsiyon	90
5.5. Gürültü Analizi	97
6. EŞIKALTINDA TASARLANAN SÜZGEÇLERİN TÜMDEVRE OLARAK GERCEKLENMESİ	103
6.1. Entegre Devrelerin Boyutu ve Karmaşıklığı	103
6.2. Serim (Layout) Tasarım Kuralları	103
6.2.1. Tasarım Kurallarına Uygunluğun Test Edilmesi	108

6.3. Devrenin Serimi.....	108
6.3.1. Postsimülasyon	108
6.4. Üretim	109
6.5. Paketleme ve Test.....	109
7. SONUÇ	112
KAYNAKLAR.....	113
EKLER.....	115
ÖZGEÇMİŞ	

1. GİRİŞ

Geçen on yıllık süre zarfında olduğu gibi, CMOS (Complementary Metal Oxide Silicon) teknolojisi global entegre devre endüstrisinde önemi gittikçe artan bir rol oynamaktadır. İlginç olanı bu teknolojinin bu kadar yeni olmamasıdır. 1925'lerde J.Lilienfeld MOS transistörün temel prensiplerini ve 1935'lere gelindiğinde O.Heil modern MOS transistör yapısını önermişlerdir. Fakat bu düşünceler malzeme yetersizliğinden gerçekleştirilememiştir. İlk alan etkili transistörlerle yapılan deneyler bipolar transistörün bulunuşuna dayanır. Bipolar transistörün gelişimi MOS transistöre olan ilginin azalmasına neden olmuştur. Dolayısıyla, 1960'larda yüzeysel (planar) silisyum sürecinin bulunmasıyla MOS elemanlar gündeme girmiştir. İlk MOS hesap makinesi 1965'de sunulmasına rağmen, 1967'lere kadar malzeme ve kalite-kontrol problemleri değişik ticari amaçlı cihazların üretimine olanak tanıtmamıştır. nMOS silisyum gate teknolojisinin 1971'lerde bulunuşuna kadar pMOS transistörler popüler olarak kullanılmıştır. Aynı taban üzerinde hem nMOS hem de nMOS transistörlerinin kullanımı 1960'ların başında önerilmiştir. P.K. Weimer 31 Mayıs 1962'de, modern CMOS flip-flop elemanlarının ince film transistör teknolojisiyle gerçeklenmesi uygun olan uygulamayı kapsayan bir patent (U.S. Patent 3,191,061) almış ve bu 22 Mayıs 1965'de de yayınlanmıştır. Frank Wanlass 18 Haziran 1963'de, CMOS kavramıyla birlikte MOS eleman olarak inverter, NOR kapısı ve NAND kapısı uygulamasını kapsayan bir patent (U.S. Patent 3,356,858) almış ve 5 Aralık 1967'de de kabul görmüştür. Wanlass bu tarihlerde sadece pMOS transistör üretimi elverişli olduğundan, kendine özgü bir nMOS transistör inşaa etmiştir. İlk CMOS evirici, miliwatt düzeyinde güç harcayan pMOS evirici ve bipolar eviriciye göre nanowatt mertebesinde güç harcamasıyla dikkat çekmiştir. Dolayısıyla, özellikle saat uygulaması gibi, düşük güç harcaması söz konusu olan uygulamalarda CMOS kullanımı popüler olmaya başlamıştır.

Son yıllarda pille beslenen düşük güçlü biyomedikal cihazlarda kullanılan elektronik devrelerin tasarımında OTA'lar (Operational Transconductance Amplifier)

oldukça yaygın olarak kullanılmaktadır. Özellikle eşikaltında çalışan tranzistörlerle OTA'ların tasarlanması gittikçe önemi artan araştırma konuları arasına girmektedir.

Bu çalışmada, eşikaltında çalışan düşük besleme gerilimli MOS tranzistörlerden kurulu basit OTA yapısının akım-gerilim bağıntıları tanımlanmış ve SPICE modeli bağıntıları verilmiştir. Ayrıca, OTA'ların çıkışta kırpılma ve yükselme eğim problemi olmaksızın uygulanabilecek maksimum giriş işaretinin belirlenmesine yarayan bağıntı önerilmiştir. Örnek olarak ele alınan elektroensefalogram (EEG) işaretleri için dördüncü dereceden band geçiren süzgeçlere uygulanma kriterleri incelenmiştir (Grotjohn, 1984) (Webster 1992).

Eşikaltı çalışmada akım geçiş eğrisinin simetrikliğinin bozulma nedenleri araştırılmış ve akım geçiş eğrisinin simetrikliğini sağlayan OTA'lar tasarlanmıştır. EEG işaretleri gibi, çok küçük frekanslı biyolojik işaretlerin elde edilmesinde kullanılabilen OTA-C (kapasitif yüklü) süzgeçleri üzerinde çalışılmıştır. Çalışma bölgesindeki işaretlerin frekans aralığı çok alçak frekanslı (1-40Hz) ve dar bandlı olmasından dolayı bu bandlar için klasik yöntemlerle gerçekleştirilecek aktif süzgeç düzenleri büyük değerli kapasite elemanlarına gereksinim göstermektedirler. Eşikaltında çalışan OTA-C süzgeçlerinde kullanılan kapasite değerleri 30-250pF mertebelerinde olup, bu değerdeki kapasite elemanları ve OTA yapıları birlikte aynı kırımkı üzerinde tümleşik devre olarak gerçekleştirilebilmektedirler. OTA-C süzgeçleri tasarlanırken C.Acar, F.Anday ve H.H.Kuntman tarafından önerilen devrelerden ve tasarım ilkelerinden yararlanılmıştır (Acar ve diğerleri, 1993).

2. EŞİKALTı TANIMI

MOS tranzistorun savak'tan kaynağa akım akıtıldığı iki çalışma bölgesi vardır. Bunlar zayıf evirtim (veya eşikaltı) ile kuvvetli evirtim bölgeleridir. Eşikaltı bölgesinin oluşması için, geçit geriliminin (V_{GS}) eşik geriliminden (V_T) biraz küçük olması gerekmektedir. Kuvvetli evirtim bölgesinin oluşması için geçit geriliminin (V_{GS}) eşik geriliminden (V_T) büyük olması gerekmektedir. Eşikaltı akımı difüzyon akımı ve kuvvetli evirtim akımı ise yüzey akımıdır. Eşikaltı ve kuvvetli evirtim bölgeleri arasındaki bölge geçiş bölgesidir. Şekil 2.1'de geçit geriliminin savak akımı ile değişimi verilmiştir (Mead et.al, 1989).

Geçit geriliği eşik geriliminden büyük ($V_{GS} > V_T$) olduğu zaman, akım gerilim karakteristğini iki bölgeye ayırmak mümkündür. Bunlar, doğrusal ve doymalı bölgelerdir. Alt tarafta bunların akım gerilim bağıntıları verilmiştir.


Doğrusal bölgede, $V_{GS} - V_T \geq V_{DS}$ için savak akımı;

$$I_D = \frac{W}{L} \cdot \mu \cdot C_{ox} \cdot \left[(V_{GS} - V_T) \cdot V_{DS} - \frac{V_{DS}^2}{2} \right] \cdot \left(1 + \frac{V_{DS}}{V_A} \right) \quad (2.1)$$

ve doymalı bölgede, $V_{DS} \geq V_{GS} - V_T$ için savak akımı;

$$I_D = \frac{W}{L} \cdot \mu \cdot C_{ox} \cdot (V_{GS} - V_T)^2 \cdot \left(1 + \frac{V_{DS}}{V_A} \right) \quad (2.2)$$

denklem takımları ile verilebilir. Burada W : Tranzistor kanal genişliği, L : Tranzistor kanal uzunluğu, μ : Hareket yeteneği, C_{ox} : Oksit tabakasının kapasitesi V_A : Early gerilimi ve λ : Kanal boyu modülasyon parametresi ($\lambda = 1/V_A$) olarak tanımlanmıştır.



Sekil 2.1 MOS tranzistorun çalışma bölgeleri

Geçit gerilimi eşik geriliminden biraz küçük ($V_{GS} < V_T$) olduğu zaman eşikaltı çalışma söz konusudur ve bu çalışma bölgесine ilişkin akım gerilim denklemi;

$$I_D = I_{ON} \cdot e^{(V_{GS} - V_{ON}) \left(\frac{q}{n \cdot k \cdot T} \right)} \quad (2.3)$$

şeklinde ifade edilir. I_{ON} , $V_{GS}=V_{ON}$ için kuvvetli evirtimdeki akımdır. V_{ON} ise zayıf ile kuvvetli evirtim bölgesi arasındaki sınır değer olup;

$$V_{ON} = V_T + \frac{n \cdot k \cdot T}{q} \quad (2.4)$$

şeklinde tanımlanır. Burada n;

$$n = 1 + \frac{q \cdot N_{FS}}{C_{ox}} + \frac{C_D}{C_{ox}} \quad (2.5)$$

bağıntısıyla verilir. N_{FS} : Model parametresi ve C_D : Fakirleşmiş bölgeye ilişkin kapasite değeridir ve

$$C_D = \frac{dQ_B}{dV_{BS}} = \frac{\gamma}{2 \cdot \sqrt{2 \cdot \phi_F - V_{BS}}} \quad (2.6)$$

şeklinde ifade edilir. γ : Gövde etkisi parametresi, ϕ_F : Fermi potansiyeli ve V_{BS} : Taban kaynak gerilimi olarak tanımlanır (Antognetti, 1988) (Kuntman, 1992).

2.1. Eşikaltında Çalışan OTA

MOS tranzistorun, eşikaltı çalışma bölgesi için, en genel akım gerilim bağıntısı,

$$I = \frac{\mu \cdot W \cdot C_{ox}}{L \cdot A} \cdot V_t^2 \cdot e^{\frac{A(V_{GS}-V_{TO})}{V_t}} \cdot \left(1 - e^{-\frac{V_{DS}}{V_t}} \right) \quad (2.7)$$

biçiminde ifade edilebilir ve

$$\frac{1}{A} = n = \frac{C_{ox} + C_D + C_{FS}}{C_{ox}} \quad (2.8)$$

$$C_{FS} = q \cdot N_{FS} \quad (2.9)$$

$$C_D = \frac{K_1 \cdot C_{ox}}{2 \cdot \sqrt{\phi_S - V_{BS}}} \quad (2.10)$$

$$K_1 = \sqrt{\frac{2 \cdot \varepsilon_{si} \cdot q \cdot \mu_{eff}}{C_{ox}^2}} \quad (2.11)$$

$$V_t = \frac{kT}{q} \quad (2.12)$$

denklemleri ile tanımlanmaktadır. Burada ϕ_S : Kaynağa göre yüzey potansiyeli ve V_{TO} : $V_{DS}=0$ ve $V_{BS}=0$ olması durumundaki eşik gerilimidir.

(2.7)'deki denklemin basitleştirilmiş ifadesi denklem (2.13)'de görülmektedir (Grotjohn, 1984).

$$I = I_{sat} \cdot \left(1 - e^{-\frac{-V_{DS}}{V_t}} \right) \quad (2.13)$$

$$I_{sat} = I_0 \cdot e^{k \cdot V_{GS}} \quad (2.14)$$

$$k' = \frac{A}{V_t} \quad (2.15)$$


$$I_0 = \frac{\mu \cdot W \cdot C_{ox}}{L \cdot A} \cdot V_t^2 \cdot e^{-k' \cdot V_{TO}} \quad (2.16)$$

OTA'larda çok yaygın kullanılan kaynak bağlamalı kat; Şekil 2.2'de gösterilmiştir. M_b tranzistoru bir akım kaynağı görevi görür ve V gerilimi tranzistor doymada kalacak şekilde yeterince büyük kabul edilir. (2.13) bağıntısı kullanılarak M_1 ve M_2 tranzistorlarından akan I_1 ve I_2 akımları;

$$I_1 = I_b \cdot \frac{e^{k' \cdot V_1}}{e^{k' \cdot V_1} + e^{k' \cdot V_2}} \quad (2.17)$$

$$I_2 = I_b \cdot \frac{e^{k' \cdot V_2}}{e^{k' \cdot V_1} + e^{k' \cdot V_2}} \quad (2.18)$$

birimde elde edilebilir.




Şekil 2.2 Kaynak bağlamalı kat

Bu bağıntılardan yararlanarak $I_1 - I_2$ fark akımı;

$$I_1 - I_2 = I_b \cdot \tanh\left(\frac{k' \cdot (V_1 - V_2)}{2}\right) \quad (2.19)$$

denklemi ile verilir. Şimdi bu yapıyı içeren basit bir OTA yapısını ele alalım (Şekil 2.3).



Şekil 2.3 Basit OTA yapısı

Bu devrede, çıkışta I_1 ve I_2 savak akımlarının farkını oluşturmak için akım aynası kullanılır. Şekil 2.4'de bu OTA'ya ilişkin çıkış akımının ($V_1 - V_2$) fark giriş gerilimine göre değişimi çizilmiştir ve Tablo 2.1'de bu OTA'nın geometrileri verilmiştir. Bu eğri beklendiği gibi tanh eğrisine çok benzemektedir.


Tablo 2.1 Basit OTA'nın geometrileri

	M ₁	M ₂	M ₃	M ₄
W(μm)	10	10	10	10
L(μm)	3	3	3	3

(2.19) bağıntısından yararlanılarak, OTA'nın geçiş iletkenliği G_m

$$G_m = \frac{\partial I_{çikis}}{\partial V_{giris}} = \frac{I_b}{2kT/qk'} \quad (2.20)$$

bağıntısıyla elde edilir.



Şekil 2.4 Basit OTA'nın çıkış akımının ($V_1 - V_2$) fark giriş gerilimine göre değişimi

(2.20) bağıntısından görüldüğü üzere eşikaltı çalışmanın getirdiği özelliklerden biri de G_m 'in I_b akımıyla doğru orantılı olmasıdır. OTA'nın gerilim kazancı ise; V_N M_2 'nin ve V_P M_4 'ün early gerilimi olmak üzere;

$$K_V = \left[\left(\frac{1}{V_N} + \frac{1}{V_P} \right) \frac{2}{k'} \right]^{-1} \quad (2.21)$$

bağıntısından bulunur (Mead et.al, 1989) (Öztürk, 1994).

2.2. OTA-C Süzgeç Topolojileri Tasarım Kriterleri

OTA-C süzgeç uygulamalarında dinamik aralığın belirlenmesi önemli bir problemdir. Hangi süzgeç topolojisinin kullanılacağı, bu devrelere ilişkin dinamik aralıklar incelenerek karar verilebilir. Seçilecek topolojinin dinamik aralığı, işlenecek işaretin maksimum genliğinden büyük olmalıdır.

OTA'lar pratikte, çıkış gerilimi doymaya girince lineer davranışmazlar. Bu durumda çıkışta kırılmış bir işaret elde edilir. Eğer çıkış akımı doymaya girerse, yükselme eğimi probleminden dolayı çıkışta testere dışı dalga şekli elde edilir (Georgorian et.al, 1986F). Aşağıdaki bölümde, çıkışta kırılma ve yükselme eğimi problemi olmaksızın maksimum giriş işaretinin seviyesinin bulunmasına çalışılmıştır.

OTA'nın lineer bölgede çalışması için, giriş gerilimi $|V_i|$ olmak üzere;

$$V_{ks} \geq |V_k|, k=1, 2, \dots, n \quad (2.22)$$

$$I_{ks} \geq |I_k|, k=1, 2, \dots, n \quad (2.23)$$

koşullarını, tasarımcının ilgilendiği $\omega \in [\omega_1, \omega_2]$ frekans bandında sağlayacak şekilde uygun seçilmelidir (Acar ve diğerleri, 1993). Burada n , süzgeçte kullanılan toplam OTA sayısını gösterir. $V_k = V_k(j\omega)$ ve $I_k = I_k(j\omega)$ k .inci OTA'nın fazör çıkış gerilimi ve akımı olmak üzere, lineer çalışma bölgesindeki sınır büyüklüklerdir. Tasarımda kullanılan OTA'ların aynı olması durumunda

$$V_{1s} = \dots = V_{ns} \quad (2.24)$$

$$I_{1s} = \dots = I_{ns} \quad (2.25)$$

döymə gerilimi ve akımları birbirine eşit olmaktadır.

Önceki bağıntılardan yararlanarak;

$$V_s = V_{ks} \geq |V_i| |H_k|, k=1, 2, \dots, n \quad (2.26)$$

$$I_s = I_{ks} \geq |I_i| |Y_k|, k=1, 2, \dots, n \quad (2.27)$$

eşitsizlikleri yazılabilir. $H_k = H_k(j\omega)$ ve $Y_k = Y_k(j\omega)$, k.inci OTA'nın sırasıyla gerilim transfer ve transfer admitans fonksiyonları olmak üzere;

$$H_k = \frac{V_k}{V_t}, k=1, 2, \dots, n \quad (2.28)$$

$$Y_k = \frac{I_k}{V_t}, k=1, 2, \dots, n \quad (2.29)$$

biçiminde tanımlanır.

Süzgeçin çıkışda bozulma olmaksızın uygulanabilecek maksimum giriş gerilimi genliği;

$$|V_t|_{maks} = \min \left\{ \frac{V_s}{|H_k(j\omega)|_{maks}}, \frac{I_s}{|Y_k(j\omega)|_{maks}}, k=1,2,\dots,n \right\} \quad (2.30)$$

bağıntısından elde edilir (Acar ve diğerleri, 1993). Bağıntıdaki $|H_k|_{maks}$ ve $|Y_k|_{maks}$, ilgilenilen frekans aralığında, $|H_k|$ ve $|Y_k|$ 'nın aldığı maksimum değerlerdir.

Doyma gerilimi, doyma akımı ve OTA'nın eğimi (G_m), OTA'nın kutuplama akımının (I_b) fonksiyonudur. Dolayısıyla, seçilen bir G_m eğimine karşı düşen V_s , I_s değerleri, (2.30) bağıntısı uyarınca maksimum giriş işaretinin seviyesini belirleyen parametrelerdir (Öztürk, 1994).

2.3. Tıp Elektronikindeki Suzgeç Uygulaması

Hastalık teşhisini amacıyla EEG işaretlerinin elde edilmesini ve incelenmesini sağlayan cihazların tasarımını biyomedikal mühendislikte önemli yer tutar. EEG işaretleri, kafanın farklı bölgelerine yerleştirilen, iğne tipinde yada çok küçük yüzeyli elektrotlar yardımıyla algılanır. Bu işaretin genliği, fazı ve frekansı elektrodun

yerleştirildiği yere bağlıdır (Webster, 1992). EEG işaretinin beynin kraniyal yüzeyinde ölçüldüğünde, genliği tepeden tepeye 1 ila $100\mu\text{V}$ ve frekansı da 0.5 ila 100Hz değerleri arasında değişir.

Bu çalışmada hedef alınan EEG işaretlerinin frekans bandları aşağıda verilmiştir.

Alfa (α) : (8-12)Hz

Beta (β) : (13-40)Hz

Teta (θ) : (4-8)Hz


Delta (δ) : (1-4)Hz

Alfa dalgasının tepeden tepeye genliği $10\mu\text{V}$ 'un biraz altındadır. Bu işaret, uyanık haldeki kişinin gözü kapalı iken, beynin ön kısmından algılanır. Gözlerin açık ve uyarı olması halinde dalganın genliği oldukça düşer.

Beta dalgasının tepeden tepeye genliği $20\mu\text{V}$ civarındadır ve beynin tümü tarafından uyarılır. Fakat dinlenme anında, daha çok beynin merkez bölgesi tarafından uyarılır.

Teta ve delta dalgalarının tepeden tepeye genliği $100\mu\text{V}$ civarındadır. Daha çok merkez bölge civarında yoğundur ve insanın uyuduğunu belirtisidir.

Yukarıda sözü edilen dört banddaki EEG işaretlerinin elde edilebilmesi için, elektrotlar yardımıyla algılanan bu düşük genlikli işaretlerin kuvvetlendirilmeleri ve band geçiren aktif süzgeç yapıları yardımıyla frekans bandlarının seçilmesi gerekmektedir. Kuvvetlendirilen EEG işaretti, eşikaltında çalışan band geçiren OTA-C süzgeçlerinin girişlerine uygulanmaktadır, bu süzgeçlerin çıkışlarından istenilen frekans bandlı EEG işaretleri elde edilmektedir. İlgilenilen dört tip EEG işaretinin aynı anda elde edilmesini sağlayan sistemin blok diyagramı aşağıda gösterilmiştir (Öztürk, 1994).



Şekil 2.5 Tümleştirebilen kuvvetlendirici ve dört süzgeç yapısı

3. EŞİKALTI ÇALIŞMANIN İYİLEŞTİRİLMESİ


3.1. Eşikaltı Çalışma

Öztürk eşikaltı çalışma bölgesinde simetrik boyutlu CMOS OTA için akım geçiş eğrisini asimetrik olarak elde etmiştir (Öztürk, 1994). Aşağıda simetrik boyutlu CMOS OTA'nın eşikaltı çalışma için akım geçiş eğrisinin bozulma nedenleri incelenmeye çalışılacaktır (Düzenli, 1996).

Eşikaltı çalışmada savak akımının (3.1)'de verilen denklem ile ifade edilebileceği Bölüm 2'de açıklanmıştır. Bu bağıntı Şekil 3.1'de verilen simetrik CMOS OTA yapısındaki tranzistorlara uygulanırsa M_2 , M_4 ve M_6 iletimdeyken çıkış akımı I_{OUT}^+ bağıntısı ile, M_1 , M_3 , M_5 , M_7 ve M_8 iletimdeyken çıkış akımı I_{OUT}^- bağıntısı ile gösterilsin. Eşikaltı akımı için;

$$I_D = I_{ON} \cdot e^{\left[(V_{GS} - V_{ON}) \left(\frac{q}{nkT} \right) \right]} \quad (3.1)$$

ifadesinden yararlanılarak I_{OUT}^+ ve I_{OUT}^- akımları;



Şekil 3.1 CMOS Simetrik OTA yapısı

$$I_{OUT}^+ = \frac{KP_p}{2} \cdot \left(\frac{W}{L} \right)_6 \cdot \left(V_{ON_p} - V_{th_p} \right)^2 \cdot e^{- \left[\left(\frac{q}{n_p \cdot k \cdot T} \right)^2 \cdot \ln \left[\frac{l_b}{\frac{KP_p}{2} \cdot \left(\frac{W}{L} \right)_4 \cdot \left(V_{ON_p} - V_{th_p} \right)^2 \cdot \left(1 + \lambda_p \cdot V_{SD_4} \right)} \right] \right]} \quad (3.2)$$

$$I_{OUT}^- = \frac{KP_n}{2} \cdot \left(\frac{W}{L} \right)_8 \cdot \left(V_{ON_n} - V_{th_n} \right)^2 \cdot e^{- \left[\left(\frac{q}{n_n \cdot k \cdot T} \right)^2 \cdot \ln \left[\frac{\frac{KP_p}{2} \cdot \left(\frac{W}{L} \right)_5 \cdot \left(V_{ON_p} - V_{th_p} \right)^2 \cdot \left(1 + \lambda_p \cdot V_{SD_5} \right)}{\frac{KP_n}{2} \cdot \left(\frac{W}{L} \right)_7 \cdot \left(V_{ON_n} - V_{th_n} \right)^2 \cdot \left(1 + \lambda_n \cdot V_{DS_7} \right)} \right] \right]} \quad (3.3)$$

şeklinde hesaplanmıştır (Düzenli, 1996).


Bu bağıntılardan görüldüğü gibi λ , kanal boyu modülasyonu, çıkış akımını doğrudan etkilemektedir. Aşağıda, λ 'nın çıkış akımı üzerine olan etkisi detaylı olarak incelenmiştir.

3.1.1. Kanal Boyu Modülasyonun Etkisi

Eşikaltı çalışmada akan akım difüzyon akımıdır. MOS tranzistorun V_{DS} gerilimi arttıkça savak-kaynak arasındaki kanal uzunluğu, L , azalmaktadır (Şekil 3.2). Bu azalmanın I_D akımı üzerindeki etkisi;

$$I_D = I_0 \cdot \frac{L}{L - L_D} \quad (3.4)$$

bağıntısı ile ifade edilir. Burada I_0 : $L_D=0$ iken, akan savak akımı, L : tranzistorun etkin kanal uzunluğu ve L_D : kanal kısalmasının uzunluğudur. Difüzyon akımı için kanal uzunluğu kısalması L_D savak'ın fakirleşmiş bölge genişliğine eşittir (Şekil 3.3).



Şekil 3.2 $V_{DS2} > V_{DS1}$, $L_1 > L_2$

L_D 'nin ifadesi poisson eşitliğine göre;

$$L_D = K_2 \cdot \left[\sqrt{V_{DS} + \phi_D} - \sqrt{\phi_D} \right] \quad (3.5)$$


$$K_2 = \sqrt{\frac{2 \cdot \epsilon_{Si}}{q \cdot N_{eff}}} \quad (3.6)$$

şeklindedir. Burada ϕ_D : p-n geçisi potansiyel engeli, ϵ_{Si} : silisyumun dielektrik sabiti ve N_{eff} : kanal bölgesinin etkin katkı yoğunluğuudur.

Kuvvetli evritlemde ise akan akım sürüklenecektir. Savak geriliminin artması sonucu kısılma noktasının (P) savak'dan uzaklaşması kanal boyu modülasyonuna neden olur. Bundan dolayı kanal uzunluğu azalır. Bu azalmanın I_D akımı üzerindeki etkisi

$$I_D = I_{DS} \cdot \frac{L}{L - L_D} \quad (3.7)$$

bağıntısı ile ifade edilir. Burada L_D : kısılma noktasının savak'a olan uzaklığdır. Bu bağıntı eşikaltı çalışmada verilen bağıntı ile aynıdır.



Şekil 3.3 L_D savak ve P noktası arasındaki uzaklık


Sürüklenme akımı için kanal uzunluğunun kısalması savak'dan P noktasına kadar olan mesafedir (Şekil 3.4). Verilen bir V_{GS} gerilimi için doyma ötesinde V_{DS} geriliminin farkı bu bölgede düşmektedir. Burada elektronlar doyma hızı ile hareket ederler. Bu bölgedeki boyuna elektrik alan şiddeti aşağıdaki ifade ile yaklaşık olarak verilmektedir (Grotjohn, 1984);

$$E_G \approx \left(\frac{2 \cdot I_{DS}}{L \cdot \beta_0 \cdot K_2^2} \right)^{1/3} \quad (3.8)$$

Burada β_0 : kuvvetli evritimdeki iletkenlik sabitidir. Savak'dan P kısılma noktasına giden yol τ ile tanımlanır ve

$$\tau = L_D \cdot F \quad (3.9)$$

bağıntısı ile ifade edilir. Burada F : geometrik bir çarpandır.



Şekil 3.4 Savak ve kısılma noktası P arasındaki mesafe L_D dir.

L_D 'nin değerini hesaplamak için; savak'dan P noktasına τ yolu üzerinden poisson eşitliği uygulanırsa;

$$L_D = \frac{K_2}{F} \left[\sqrt{V_{DS} - V_{DSS} + \left(\frac{E_G \cdot K_2}{2} \right)^2} - \frac{E_G \cdot K_2}{2} \right] \quad (3.10)$$

bağıntısı bulunur. Burada V_{DSS} : P noktasındaki gerilim olup değeri;

$$V_{DSS} = V_{DS} - \left(E_G \cdot \tau + \frac{q \cdot N_{eff} \cdot \tau^2}{2 \cdot \epsilon_{Si}} \right) \quad (3.11)$$

bağıntısından bulunur.

Yukarıda L_D 'yi veren (3.5) ve (3.10) denklemleri karşılaştırılırsa L_D 'nin V_{DS} 'ye göre değişiminin (3.10)'da (3.5)'e nazaran daha az olduğu görülür.

3.1.2. Eşikaltı Çalışmanın İyileştirilmesi


Şekil 3.1'deki CMOS simetrik OTA Tablo 3.1'deki simetrik boyutlarla oluşturulmuştur. Bu şekilde verilen devrenin eşikaltı ve kuvvetli evirtim bölgelerindeki akım geçiş eğrileri SPICE simülasyonu ile incelenmiş ve sonuçlar Şekil 3.5 ve Şekil 3.6'da verilmiştir. Akım geçiş eğrilerinin simetrik olmadığı ve eşikaltı çalışmadaki akım geçiş eğrisinin kuvvetli evritimdekine göre daha çok asimetrik olduğu görülmektedir. Bu dengesizliğin kanal boyu modülasyondan dolayı olduğu daha önce açıklanmıştır. Bu dengesizliği gidermek için (3.2) ve (3.3)'deki bağıntıların birbirine eşitlenmesi gerekmektedir.

Tablo 3.1 Simetrik boyutlu CMOS Simetrik OTA'nın boyutları


	M ₁	M ₂	M ₃	M ₄	M ₅	M ₆	M ₇	M ₈
W(μm)	5	5	12	12	10	10	5	5
L(μm)	3	3	3	3	3	3	3	3

Tablo 3.2 SPICE simülasyonunda kullanılan model parametreleri

```
.MODEL MN NMOS LEVEL=2 LD=1e-7 TOX=4.5E-8
+VTO=0.9 KP=4.4E-5 GAMMA=0.22 PHI=0.58 UEXP=0.15 UCRIT=60000
+DELTA=1 XJ=2.5E-7 LAMBDA=0.035 NFS=1E11 RSH=35 CJ=1.1E-4
+MJ=0.5 CJSW=3E-10 MJSW=0.4 PB=0.7 XQC=1 WD=3E-7 JS=25E-6
.MODEL MP PMOS LEVEL=2 LD=1e-7 TOX=4.5E-8
+VTO=-1.0 KP=1.5E-5 GAMMA=0.7 PHI=0.7 UEXP=0.17 UCRIT=40000
+DELTA=1 XJ=3.5E-7 LAMBDA=0.035 NFS=1E11 RSH=100 CJ=1.9E-4
+MJ=0.3 CJSW=6.3E-10 MJSW=0.35 PB=0.7 XQC=1 WD=4E-7 JS=1.6E-6
```



Şekil 3.5 Eşikaltı çalışmadaki akım geçiş eğrisi




Şekil 3.6 Kuvvetli evrimsimdeki akım geçiş eğrisi

Akım geçiş eğrisini simetrik hale getirmek için I_{OUT}^+ ve I_{OUT}^- 'nin birbirine eşitlenmesinde iki durum söz konusudur:


Birinci durum, I_{OUT}^+ 'un I_{OUT}^- 'a eşitlendiği durumdur. Bu durumda, Tablo 3.1'e göre, ya $(W/L)_6$ oranı arttırmalı veya $(W/L)_4$ oranını azaltılmalıdır.

İkinci durum, I_{OUT}^- 'un I_{OUT}^+ 'a eşitlendiği durumdur. Bu durumda, Tablo 3.1'e göre, ya $(W/L)_8$ veya $(W/L)_5$ oranları azaltılmalı yada $(W/L)_3$ veya $(W/L)_7$ oranları artırılmalıdır.


Her iki durum için tranzistor boyutları ve çıkış dirençleri Tablo 3.3 ve Tablo 3.4'de verilmiştir. Bu tabloya göre her iki durum için SPICE simülasyonu eşikaltı çalışma ve kuvvetli evirtim bölgelerinde çalışma için yapılmış ve eğimin-kuyruk akımı ile değişimi Şekil 3.7 ve Şekil 3.8'de, çıkış akımının-giriş gerilimi ile değişimi Şekil 3.9'da ve eğimin-frekansla değişimi Şekil 3.10'da verilmiştir.




Şekil 3.7 İki durum için eğimin kuyruk akımı ile değişimi
(eşikaltı çalışma için)



Şekil 3.8 İki durum için eğimin kuyruk akımı ile değişimi
(kuvvetli evirtim için)



Şekil 3.9 İki durum için akım geçiş eğrisi



Şekil 3.10 İki durum için eğimin frekansla değişimi

Tablo 3.3 Birinci durum da, simetrik akım geçiş eğrisi için gerekli tranzistor boyutları (W ve L μ m boyutunda)

Simetrik Boyutlu (W/L)	Birinci Durum (I_{out}^+ , I_{out}^- 'ye eşitlendiğin durum)	
	(W/L) ₆ arttırılırsa	(W/L) ₄ azaltılırsa
M ₁	5/3	5/3
M ₂	5/3	5/3
M ₃	12/3	12/3
M ₄	12/3	12/3
M ₅	10/3	10/3
M ₆	10/3	10/3
M ₇	5/3	5/3
M ₈	5/3	5/3
R _{OUT} (G Ω)	2,936	2,578

Tablo 3.4 İkinci durumda, simetrik akım geçiş eğrisi için gerekli tranzistor boyutları (W ve L μm boyutunda)

Simetrik Boyutlu	İkinci Durum (I_{out}^-, I_{out}^+ 'ye eşitlendiği durum)				
	(W/L)	(W/L) ₃ arttırılırsa	(W/L) ₇ arttırılırsa	(W/L) ₅ azaltılırsa	(W/L) ₈ azaltılırsa
M ₁	5/3	5/3	5/3	5/3	5/3
M ₂	5/3	5/3	5/3	5/3	5/3
M ₃	12/3	12/3	12/3	12/3	12/3
M ₄	12/3	12/3	12/3	12/3	12/3
M ₅	10/3	10/3	10/3	10/3	10/3
M ₆	10/3	10/3	10/3	10/3	10/3
M ₇	5/3	5/3	5/3	5/3	5/3
M ₈	5/3	5/3	5/3	5/3	5/3
R _{OUT} (G Ω)	2,936			3,664	

Sonuç olarak, birinci durum için yapılan düzenlemenin ikinci duruma göre CMOS simetrik OTA'yı daha çok iyileştirdiği görülmektedir. Birinci durum için elde edilen eğim gerek eşikaltı gerekse kuvvetli evirtim bölgelerinde çalışmada ikinci duruma göre daha büyuktur (Şekil 3.7 ve Şekil 3.8). Akım geçiş eğrisi için de aynı durum söz konusudur. Yani akım geçiş eğrisindeki maksimum ve minimum değerler birinci durum için daha büyuktur (Şekil 3.9). Frekans eğrisinde ise birinci ve ikinci durumlar için, herhangibir farklılık olşmamaktadır. Her iki durum aynı kesim frekansını vermektedir (Şekil 3.10). Buna karşı birinci durumun çıkış direncinin, ikinci duruma göre, daha düşük olması bir sakıncadır. Ancak, bu sakınca, uygun tranzistor boyutları seçilerek giderilebilir.

3.2. B Yansıma Faktörü

Simetrik OTA'nın kuvvetli evritimde çalıştırılması durumunda akım kaynaklarının yansıtma oranı (akım kaynaklarındaki tranzistor boyutlarının oranı) aşağıdaki denklemle ifade edilir (Şekil 3.6).

$$B = \frac{\left(\frac{W}{L}\right)_6}{\left(\frac{W}{L}\right)_4} \quad (3.12)$$

Gerçekte eşikaltı çalışmada (Şekil 3.5) bu denklemin geçerli olmadığı görülmektedir. Bunun için eşikaltı çalışma durumunda M_4 ve M_6 akım aynaları için I_{DS} akım denklemlerini oranlamak gerekmektedir. Bu yapıldığında akım kaynaklarının yansımı faktörü

$$B = \frac{\left(\frac{W}{L}\right)_6}{\left(\frac{W}{L}\right)_4 \cdot (1 + \lambda_4 \cdot V_{SD4})} \quad (3.13)$$

şeklinde bulunur. Burada;

$$\lambda \cdot V_{SD} = \frac{L_D}{L} \quad (3.14)$$


Şekil 3.3'de verilen durum için gözönüne alınmaktadır.

Sonuç olarak (3.13) ve (3.14) denklemlerinden görülmüyör ki kanal boyu kısalıkça B yansımı faktörü küçülmektedir.

3.3. Kaskod Simetrik OTA


Şimdiye kadar eşikaltı çalışmada CMOS simetrik OTA için yapılan incelemelerin amacı sözkonusu OTA için simetrik akım geçiş eğrisi elde etmeye yönelikir. Yapılan incelemeler sonucunda görülmüştür ki eşikaltı çalışmada Şekil 3.11'de verilen Kaskod Simetrik OTA için akım geçiş eğrisi simetrik olarak elde edilmektedir. Bu nedenle aşağıda adı geçen yeni OTA yapısı incelenecaktır.

CMOS Simetrik OTA için yapılan incelemenin aynısı Şekil 3.11'deki Kaskod Simetrik OTA için Tablo 3.5'deki geometriler kullanılarak (bu geometriler Tablo 3.1'deki CMOS Simetrik OTA'dakine eşdeğer) tekrarlanınca aşağıdaki şekiller elde edilmiştir.




Şekil 3.11 Kaskod Simetrik OTA yapısı

Tablo 3.5 Simetrik boyutlu Kaskod Simetrik OTA'nın boyutları



Şekil 3.12 Kaskod Simetrik OTA'nın akım geçiş eğrisi




Şekil 3.13 Kaskod Simetrik OTA'nın eğimin frekansla değişimi


Bu şekillerden görüleceği gibi Kaskod Simetrik OTA için akım geçiş eğrisi Tablo 3.5'de verilen boyutlarla simetrik olarak elde edilmektedir (Şekil 3.12). Bunun sebebi ise kaskod akım aynalarındaki her bir MOS tranzistorun V_{DS} geriliminin kanal boyu modülasyonu (λ) oluşturmayacak kadar küçük olmasıdır. Buna karşılık akım geçiş eğrisindeki maksimum ve minimum değerler ile frekans eğrisindeki eğim ve kesim frekansları açısından Kaskod OTA'nın CMOS OTA'ya göre daha küçük değerler vermesi istenilmeyen bir durumdur. Ancak, Kaskod OTA'nın çıkış direncinin ($R_{OUT}=3,402 \cdot 10^{12} \Omega$) CMOS OTA'nın çıkış direncinden daha büyük olması önemli bir avantajdır. Ek A'da CMOS ve Kaskod simetrik OTA yapıları için farklı kuyruk akımları için akım geçiş eğrisi, gerilim geçiş eğrisi, eğimin ve gerilim kazancının frekansla değişimleri verilmiştir.

4. EŞİKALTINDA ÇALIŞAN OTA-C SÜZGEÇLERİNİN TİP ELEKTRONİĞİNDE KULLANILAN SÜZGEÇ YAPILARINA UYGULANMASI

Bu bölümde tasarılanan tüm süzgeçlerde aktif eleman olarak, Şekil 4.1 ve Şekil 4.2'de verilen CMOS simetrik ve Kaskod simetrik OTA topolojileri kullanılmıştır.. Kaskod akım kaynağı (M_{15} , M_{16} , M_{21} , M_{22} ve M_{23}) bağımsız akım kaynağı I_b 'nin görevini görmektedir ve OTA eşikaltında çalışacak şekilde V_{kon} kutuplama geriliğiyle beslenir.




Şekil 4.1 CMOS Simetrik OTA




Şekil 4.2 Kaskod simetrik OTA

M_{15} tranzistorunun savak akımı (2.3) bağıntısı uyarınca, zayıf evritimde V_{GS} 'ye üstel olarak bağlıdır. OTA'nın geçiş iletkenliği G_m , $V_{GS}=V_{ON}$ sınır değerine kadar eşikaltında çalışmaktadır. Buna ilişkin, G_m 'in kutuplama akımı (I_b) ile değişimi CMOS simetrik OTA ve Kaskod simetrik OTA yapıları için Şekil 4.3 ve Şekil 4.4'de verildi. Her iki OTA'nın eğiminin eşit olması için CMOS simetrik OTA ve Kaskod simetrik OTA'nın boyutları sırasıyla Tablo 4.1 ve Tablo 4.2'de verilmiştir. Aşağıda Tablo 4.3'de, OTA'larda kullanılan NMOS ve PMOS tranzistorlarının, alt bölüm 2.3'de belirtildiği gibi sınır değerleri olan V_{ON} , I_{ON} ve n sabiti, SPICE simülasyon sonuçlarından yararlanılarak verilmiştir.

Şekil 4.3 ve Şekil 4.4'de görüldüğü gibi CMOS simetrik OTA ve Kaskod simetrik OTA'nın $I_b \approx 33\text{nA}$ kutuplama akımına kadar G_m iletkenlik değeri lineer bir değişim göstermektedir, dolayısıyla OTA eşikaltında çalışmaktadır. Bu durum Tablo 4.3'deki I_{ON} değerleri ile uyuşmaktadır.



Şekil 4.3 Simetrik OTA'nın geçiş iletkenliğinin kutuplama akımı ile değişimi



Şekil 4.4 Kaskod simetrik OTA'nın geçiş iletkenliğinin kutuplama akımı ile değişimi

Tablo 4.1 CMOS simetrik OTA'nın boyutları

	M1	M2	M3	M4	M5	M6	M7	M8
W(μm)	5	5	12	12	10	11.1	5	5
L(μm)	3	3	3	3	3	3	3	3

Tablo 4.2 Kaskod Simetrik OTA'nın boyutları

	M ₁	M ₂	M ₃	M ₄	M ₅	M ₆	M ₇
W(μm)	5	5	10.27	10.27	10.27	10.27	10
L(μm)	3	3	3	3	3	3	3
	M ₈	M ₉	M ₁₀	M ₁₁	M ₁₂	M ₁₃	M ₁₄
W(μm)	10	10	10	5	5	5	5
L(μm)	3	3	3	3	3	3	3

Tablo 4.3

	I _{ON} (nA)	V _{ON} (V)	n
NMOS	32.58	0.909	1.76
PMOS	-30.38	-0.953	1.04

4.1. İkinci Dereceden OTA-C Süzgeç Yapıları

Bu çalışmada, α, β, θ ve δ tipi EEG işaretlerinin elde edilmesinde kullanılacak band geçiren OTA-C süzgeç yapıları ikinci dereceden alçak ve yüksek geçiren süzgeçlerin ardarda bağlanmasıyla elde edilmiştir.


Tasarlanan bütün süzgeç yapılarında Butterworth yaklaşımı kullanılmıştır. Aşağıda, ikinci dereceden Butterworth polinomu verilmiştir (n=2):

$$s^2 + \sqrt{2}s + 1 \quad (4-1)$$

4.1.1. Alçak Geçiren OTA-C Süzgeci

$$H(s) = \frac{\omega_p^2}{s^2 + \left(\frac{\omega_p}{Q_p}\right)s + \omega_p^2} \quad (4-2)$$

(4.2) bağıntısıyla verilen genel transfer fonksiyonunu gerçekleştiren süzgeç topolojisi Şekil 4.5'de görülmektedir.



Şekil 4.5 İkinci dereceden alçak geçiren OTA-C süzgeci

Şekil 4.5'deki minimum OTA elemanlı süzgecin transfer fonksiyonu elemanlar cinsinden

$$H(s) = \frac{\frac{G_{m1} \cdot G_{m2}}{C_1 \cdot C_2}}{s^2 + \left(\frac{G_{m2}}{C_2}\right)s + \frac{G_{m1} \cdot G_{m2}}{C_1 \cdot C_2}} \quad (4-3)$$


biriminde ifade edilir.

4.1.2. Yüksek Geçiren OTA-C Süzgeci

Şekil 4.6'da

$$H(s) = \frac{K \cdot s^2}{s^2 + \left(\frac{\omega_p}{Q_p}\right)s + \omega_p^2} \quad (4-4)$$

genel transfer fonksiyonunu gerçekleştiren süzgeç yapısı verilmiştir.



Şekil 4.6 İkinci dereceden yüksek geçiren OTA-C süzgeci

Elemanlar cinsinden transfer fonksiyonu

$$H(s) = \frac{\frac{G_{m5}}{G_{m6}} \cdot s^2}{s^2 + \frac{G_{m4} \cdot G_{m5}}{C_4 \cdot G_{m6}} s + \frac{G_{m3} \cdot G_{m4} \cdot G_{m5}}{C_3 \cdot C_4 \cdot G_{m6}}} \quad (4-5)$$

bağıntısıyla ifade edilebilir.

4.2. İkinci Dereceden Alçak Geçiren ve Yüksek Geçiren Butterworth Tipi Süzgeçlerin Ardarda Bağlanarak Dördüncü Dereceden Band Geçiren Süzgeçin Elde Edilmesi

Bu bölümde, α , β , θ ve δ tipi EEG dalgalarını süzebilecek band geçiren süzgeçlerin tasarımları yapılmıştır. Tasarlanan aktif süzgeç yapılarında kullanılan kapasite elemanları 30pF-250pF mertebelerinde olmakta ve bu değerdeki kapasite elemanları, geçiş iletkenliği kuvvetlendiricileri (OTA) ile birlikte tümleşik olarak gerçekleştirilebilmektedir. Bu da söz konusu süzgeç yapılarının küçük boyutlu olarak kurulabilmelerini sağlamaktadır.

4.2.1. Dördüncü Dereceden Band Geçiren OTA-C Süzgeçlerinin Tasarımı

Dördüncü dereceden Butterworth tipi band geçiren süzgeçin transfer fonksiyonu;

$$H(s) = \frac{\omega_{p1}^2}{s^2 + \left(\frac{\omega_{p1}}{Q_{p1}}\right)s + \omega_{p1}^2} \cdot \frac{s^2}{s^2 + \left(\frac{\omega_{p2}}{Q_{p2}}\right)s + \omega_{p2}^2} \quad (4-6)$$

bağıntısıyla verilebilir. Bağıntıdaki ilk fonksiyon, alt kesim frekansı f_{p1} olan, alçak geçiren süzgeçin transfer fonksiyonudur. Yapının gerçekleştirilmesi ve tümleştirilmesinde sağlayacağı kolaylık düşünülerek, bütün OTA'ların geçiş iletkenlikleri, dolayısıyla kutuplama akımları eşit seçilmiştir. (4.6) bağıntısına ilişkin, dördüncü dereceden band geçiren OTA-C süzgeç yapısı Şekil 4.7'de verilmiştir. Süzgeç elemanları ile transfer fonksiyonu büyüklükleri (kutup frekansı ve değer katsayısı) arasındaki ilişki,


$$C_1 = \frac{G_{m1}}{Q_{p1} \cdot \omega_{p1}} \quad (4-7)$$

$$C_2 = \frac{G_{m2} \cdot Q_{p1}}{\omega_{p1}} \quad (4-8)$$

$$C_3 = \frac{G_{m3}}{Q_{p2} \cdot \omega_{p2}}, (G_{m5} = G_{m6}) \quad (4-9)$$

$$C_4 = \frac{G_{m4} \cdot Q_{p2}}{\omega_{p2}}, (G_{m5} = G_{m6}) \quad (4-10)$$

bağıntıları ile tanımlanmaktadır.



Şekil 4.7 Dördüncü dereceden band geçiren OTA-C süzgeci

(4.7)-(4.10) arasındaki bağıntılarından görüldüğü üzere, küçük değerli kapasite elemanları elde etmek için, OTA'nın eşikaltında çalışma koşulu da dikkate alınarak uygun G_m değerleri seçilmiştir. Ayrıca, tasarım ve de gerçekleştirmeye kolaylığı açısından, tasarılanan süzgeçlerdeki tüm OTA'ların G_{mi} 'leri eşit alınmıştır. (4.6) bağıntısı ile verilen α , β , θ ve δ bandı süzgeçlerinin transfer fonksiyonları aşağıda verilmiştir:

α -dalgası :

$$H(s) = \frac{5684.89}{s^2 + 106.63s + 5684.89} \cdot \frac{s^2}{s^2 + 71.08s + 2526.62} \quad (4-11)$$

β -dalgası :

$$H(s) = \frac{63165.47}{s^2 + 355.43s + 63165.47} \cdot \frac{s^2}{s^2 + 115.51s + 6671.85} \quad (4-12)$$

θ -dalgası :

$$H(s) = \frac{2526.62}{s^2 + 71.08s + 2526.62} \cdot \frac{s^2}{s^2 + 35.54s + 631.65} \quad (4-13)$$

δ -dalgası :

$$H(s) = \frac{631.65}{s^2 + 35.54s + 631.65} \cdot \frac{s^2}{s^2 + 8.89s + 36.48} \quad (4-14)$$

Herbir süzgeç için kutup frekansları, OTA'ların (CMOS simetrik OTA ve Kaskod simetrik OTA) kutuplama akım ve gerilimleri (I_b , V_{kon}), eğimleri ve kapasite değerleri Tablo 4.4 ve Tablo 4.5'de verilmiştir. Tablolardan görüldüğü üzere CMOS simetrik OTA ve Kaskod simetrik OTA'nın kutuplama akımları eşittir ve

elde edilen eğimler de aynıdır. Bunun böyle seçilmesinin yararı, her iki OTA için tasarlanan süzgeçlerin getirdiği sonuçların karşılaştırılabilir hale gelmiş olmasıdır.


Tablo 4.4 Tasarlanan süzgeçlere ilişkin frekans değerleri, kapasite değerleri, kutuplama akımları, gerilimleri ve CMOS simetrik OTA'nın eğimleri

Band	f_{p1} (Hz)	f_{p2} (Hz)	C_1 (pF)	C_2 (pF)	C_3 (pF)	C_4 (pF)	I_b (A)	V_{kon} (V)	G_m (nA/V)
α	12	8	166.7	81.7	250	122.5	692p	-2.5932	8.8
β	40	13	81.28	39.83	250	122.5	1.125n	-2.5406	14.3
θ	8	4	125.1	61.27	250	122.5	347p	-2.6673	4.4
δ	4	1	62.53	30.64	250	122.5	92p	-2.8110	1.1


Tablo 4.5 Tasarlanan süzgeçlere ilişkin frekans değerleri, kapasite değerleri, kutuplama akımları, gerilimleri ve Kaskod simetrik OTA'nın eğimleri

Band	f_{p1} (Hz)	f_{p2} (Hz)	C_1 (pF)	C_2 (pF)	C_3 (pF)	C_4 (pF)	I_b (A)	V_{kon} (V)	G_m (nA/V)
α	12	8	166.7	81.7	250	122.5	692p	-2.5924	8.8
β	40	13	81.28	39.83	250	122.5	1.125n	-2.5406	14.3
θ	8	4	125.1	61.27	250	122.5	347p	-2.6661	4.4
δ	4	1	62.53	30.64	250	122.5	92p	-2.8075	1.1


Tasarlanan OTA-C aktif süzgeçlerinin SPICE simülasyonları yapılmış ve simülasyon sonuçları (4.6) bağıntısı ile verilen transfer fonksiyonundan elde edilen teorik sonuçlar ile birlikte, CMOS simetrik OTA ve Kaskod simetrik OTA için aynı aynı frekans eğrileri Şekil 4.8-Şekil 4.15'de verilmiştir. Ayrıca, süzgeçlerde kullanılan OTA'ların gerilim ve akım geçiş eğrileri, gerilim kazancının ve G_m 'in frekansla değişimleri CMOS simetrik OTA ve Kaskod simetrik OTA için Ek-B'de sunulmuştur.




Şekil 4.8 CMOS simetrik OTA ile kurulan α bandı süzgecinin frekans eğrisi




Şekil 4.9 Kaskod simetrik OTA ile kurulan α bandı süzgecinin frekans eğrisi




Şekil 4.10 CMOS simetrik OTA ile kurulan β bandı süzgecinin frekans eğrisi




Şekil 4.11 Kaskod simetrik OTA ile kurulan β bandı süzgecinin frekans eğrisi




Şekil 4.12 CMOS simetrik OTA ile kurulan θ bandı süzgecinin frekans eğrisi



Şekil 4.13 Kaskod simetrik OTA ile kurulan θ bandı süzgecinin frekans eğrisi



Şekil 4.14 CMOS simetrik OTA ile kurulan δ bandı süzgecinin frekans eğrisi



Şekil 4.15 Kaskod simetrik OTA ile kurulan δ bandı süzgecinin frekans eğrisi

Yukarıdaki frekans eğrileri yardımcıla tasarlanan süzgeçlere ait alt kesim frekansları, merkez frekansları ve bu frekanslardaki gerilim kazançları CMOS simetrik OTA ve Kaskod simetrik OTA için Tablo 4.6 ve Tablo 4.7'de verilmiştir.

Tablo 4.6 CMOS simetrik OTA ile kurulan süzgeçlere ilişkin alt kesim frekansları, merkez frekansları ve gerilim kazançları

Band	f_1 (Hz)	f_2 (Hz)	f_o (Hz)	K_v (dB)
α	6.0591	15.6280	10.0000	-3.4571
β	11.9130	43.5920	22.9000	-1.0653
θ	3.2828	9.4537	5.6234	-2.1855
δ	0.9059	4.0503	1.9055	-0.7708

Tablo 4.7 Kaskod simetrik OTA ile kurulan süzgeçlere ilişkin alt kesim frekansları, merkez frekansları ve gerilim kazançları

Band	f_1 (Hz)	f_2 (Hz)	f_o (Hz)	K_v (dB)
α	6.1316	15.7340	10.0000	-3.3559
β	11.9340	43.5310	22.9090	-0.9661
θ	3.2964	9.5140	5.6234	-2.0726
δ	0.9718	4.2495	2.0417	-0.6004

Şekil 4.8-Şekil 4.15'de verilen frekans eğrilerinden görüldüğü gibi Kaskod OTA ile kurulan süzgeçlerin frekans eğrileri CMOS OTA'ya kıyasla geçirme bandı içinde teorik sonuçlarla daha fazla uyumludur. Durdurma bandı içindeki farklılıklar, OTA'ların ideal olmamasından ileri gelmektedir. Ancak, bu farklılıkların işaretin 60dB'den daha fazla zayıflatıldığı frekans bölgelerinde ortaya çıktığı dikkate alınırsa, söz konusu sapmaların etkisinin rahatlıkla ihmal edilebileceği söylenebilir.

4.2.2. Maksimum Giriş Gerilimi

Tasarlanan dördüncü dereceden band geçiren OTA-C süzgeçine ilişkin maksimum giriş gerilimi $|V_i|_{\text{maks}}$, bölüm 2'de tanımlanan (2.30) bağıntısı

uygulanarak belirlenmiştir. Bu bağıntı yardımıyla, maksimum giriş geriliminin bulunabilmesi için süzgeçin ve OTA'ların transfer fonksiyonları ve transfer admitans fonksiyonlarının bilinmesi gerekmektedir. Aşağıda, elemanlar cinsinden, süzgeçin ve OTA'ların transfer ve transfer admitans fonksiyonları verilmiştir.

$$H(s) := \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} \cdot s + \frac{Gm1 Gm2}{C1 \cdot C2}} \cdot \frac{\frac{Gm5}{Gm6} \cdot s^2}{s^2 + \frac{Gm4 Gm5}{C4 \cdot Gm6} \cdot s + \frac{Gm3 Gm4 Gm5}{C3 \cdot C4 \cdot Gm6}} \quad (4-15)$$

$$Y(s) := \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} \cdot s + \frac{Gm1 Gm2}{C1 \cdot C2}} \cdot \frac{\frac{Gm5}{1 + Gm6} \cdot s^2}{s^2 + \frac{Gm4 Gm5}{C4(1 + Gm6)} \cdot s + \frac{Gm3 Gm4 Gm5}{C3 \cdot C4(1 + Gm6)}} \quad (4-16)$$

$$H(s)_{OTA1} := \frac{\frac{Gm1}{s \cdot C1 + \frac{Gm1 Gm2}{Gm1 + s \cdot C2}}}{\frac{Gm1}{Gm1 + s \cdot C2}} \quad (4-17)$$

$$Y(s)_{OTA1} := \frac{\frac{Gm1}{1 + \frac{Gm1 Gm2}{s \cdot C1 \cdot (s \cdot C2 + Gm2)}}}{\frac{Gm1 Gm2}{s \cdot C1 \cdot (s \cdot C2 + Gm2)}} \quad (4-18)$$

$$H(s)_{OTA2} := \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} \cdot s + \frac{Gm1 Gm2}{C1 \cdot C2}} \quad (4-19)$$

$$Y(s)_{OTA2} := s \cdot C2 \left[1 - \frac{1}{1 + \frac{Gm1 Gm2}{s \cdot C1 \cdot (s \cdot C2 + Gm2)}} \right] \quad (4-20)$$

$$H(s)_{OTA3} = \frac{-Gm3 s \cdot C4}{Gm4(s \cdot C3 - Gm3)} \frac{Gm5}{Gm6 \left[\frac{s \cdot C4}{Gm4 \left(1 + \frac{Gm3}{s \cdot C3} \right)} + \frac{Gm5}{Gm6} \right]} \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} s + \frac{Gm1 Gm2}{C1 \cdot C2}} \quad (4-21)$$

$$Y(s)_{OTA3} = \frac{1}{\left[\frac{Gm6}{Gm3 Gm5} + \frac{Gm4}{s \cdot C4} \left(\frac{1}{Gm3} + \frac{1}{s \cdot C3} \right) \right]} \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} s + \frac{Gm1 Gm2}{C1 \cdot C2}} \quad (4-22)$$

$$H(s)_{OTA4} = \frac{Gm5}{Gm6 \left[\frac{s \cdot C4}{Gm4 \left(1 + \frac{Gm3}{s \cdot C3} \right)} + \frac{Gm5}{Gm6} \right]} \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} s + \frac{Gm1 Gm2}{C1 \cdot C2}} \quad (4-23)$$

$$Y(s)_{OTA4} = Gm4 \left(\frac{1}{Gm3} + \frac{1}{s \cdot C3} \right) \frac{1}{\left[\frac{Gm6}{Gm3 Gm5} + \frac{Gm4}{s \cdot C4} \left(\frac{1}{Gm3} + \frac{1}{s \cdot C3} \right) \right]} \frac{\frac{Gm1 Gm2}{C1 \cdot C2}}{s^2 + \frac{Gm2}{C2} s + \frac{Gm1 Gm2}{C1 \cdot C2}} \quad (4-24)$$

Süzgeçteki OTA 5 ve OTA 6'nın transfer ve transfer admitans fonksiyonları süzgeçin transfer ve transfer admitans fonksiyonları ile mutlak değer olarak aynıdır. Tasarlanan α , β , θ ve δ süzgeçlerinin değerleri bu fonksiyonlarda yerlerine yazılırsa Tablo 4.8'deki değerler elde edilir. Bu tabloda işaretlenen yerler, o bandın maksimum giriş gerilimini belirler. Tablo 4.9 ve Tablo 4.10'da ise sırasıyla CMOS ve Kaskod OTA'ların doyma akım ve gerilim değerleri ile süzgece uygulanabilecek maksimum giriş gerilimi teorik olarak hesaplanmıştır.

Tablo 4.8 Tasarlanan süzgeçlerin transfer ve transfer admitans fonksiyonlarının teorik sonuçları

	α Bandı	β Bandı	θ Bandı	δ Bandı
$H(s)$	0.679	0.893	0.787	0.931
$Y(s)$	7.267E-9	1.35E-8	3.912E-9	1.068E-9
$H(s)_{OTA1}$				
$Y(s)_{OTA1}$		1.191E-8		7.662E-10
$H(s)_{OTA2}$	0.826	0.944	0.889	0.971
$Y(s)_{OTA2}$	4.143E-9	5.411E-9	1.925E-9	3.562E-10
$H(s)_{OTA3}$	0.39	0.944	0.392	0.342
$Y(s)_{OTA3}$	5.979E-9	1.277E-8	3.462E-9	1.024E-9
$H(s)_{OTA4}$	0.916	0.78	0.894	0.744
$Y(s)_{OTA4}$	6.892E-9		3.868E-9	

Tablo 4.9 CMOS OTA'nın doyma gerilim ve akım değerleri ve maksimum giriş gerilimi

	α Bandı	β Bandı	θ Bandı	δ Bandı
V_s (mV)	32.215	32.588	35.809	45.454
I_s (pA)	283.495	466.019	157.973	50.000
$ V_i _{\text{maks}}$ (mV)	29.139	32.043	35.973	44.432

Tablo 4.10 Kaskod OTA'nın doyma gerilim ve akım değerleri ve maksimum giriş gerilimi

	α Bandı	β Bandı	θ Bandı	δ Bandı
V_s (mV)	9.88	9.93	9.88	10
I_s (pA)	87	142	43.5	11
$ V_i _{\text{maks}}$ (mV)	8.9433	9.7641	9.9315	9.7751


Tablo 4.11 ve Tablo 4.12'de ise sırasıyla CMOS ve Kaskod OTA'lar kullanılarak tasarlanan süzgeçlerde çıkışta bozulma olmaksızın uygulanabilecek maksimum giriş gerilimi ile elde edilen transfer ve transfer admitans fonksiyonlarının değerleri verilmiştir. Şekil 4.16'dan Şekil 4.23'e kadar da bunların SPICE simülasyonları verilmiştir.

Tablo 4.11 Tasarlanan süzgecin CMOS OTA ile gerçekleştirilmesinde transfer ve transfer admitans fonksiyonlarının simülasyon sonuçları


	α Bandı	β Bandı	θ Bandı	δ Bandı
H(s)	0.591	0.837	0.651	0.551
Y(s)	5.557E-9	1.191E-8	3.013E-9	8.196E-10
H(s) _{OTA1}	0.633	0.812	0.607	0.961
Y(s) _{OTA1}	6.918E-9	6.766E-9	3.310E-9	2.658E-10
H(s) _{OTA2}	0.135	0.465	0.101	0.522
Y(s) _{OTA2}	3.849E-9	4.496E-9	1.798E-9	2.291E-10
H(s) _{OTA3}	0.077	0.007	0.071	0.515
Y(s) _{OTA3}	5.537E-9	1.187E-8	3.002E-9	8.131E-10
H(s) _{OTA4}	0.571	0.437	0.708	0.638
Y(s) _{OTA4}	5.240E-9	1.120E-8	2.578E-9	7.780E-10
V _i maks (mV)	27	28	33	48

Tablo 4.12 Tasarlanan süzgecin Kaskod OTA ile gerçekleştirilmesinde transfer ve transfer admitans fonksiyonlarının simülasyon sonuçları


	α Bandı	β Bandı	θ Bandı	δ Bandı
H(s)	0.679	0.893	0.787	0.931
Y(s)	5.901E-9	1.259E-8	3.429E-9	1.053E-9
H(s) _{OTA1}	0.684	0.844	0.771	0.911
Y(s) _{OTA1}	6.792E-9	6.529E-9	2.933E-9	1.758E-10
H(s) _{OTA2}	0.230	0.524	0.368	0.680
Y(s) _{OTA2}	3.976E-9	4.467E-9	3.431E-9	2.077E-10
H(s) _{OTA3}	0.002	0.038	0.007	0.016
Y(s) _{OTA3}	5.901E-9	1.259E-8	3.431E-9	1.053E-10
H(s) _{OTA4}	0.448	0.359	0.419	0.323
Y(s) _{OTA4}	5.811E-9	1.208E-8	3.442E-9	1.122E-9
V _i maks (mV)	10	10	9	9




Şekil 4.16 α süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 4.17 β süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 4.18 θ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 4.19 δ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 4.20 α süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (KASKOD OTA için)



Şekil 4.21 β süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (KASKOD OTA için)




Şekil 4.22 θ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (KASKOD OTA için)



Şekil 4.23 δ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (KASKOD OTA için)

Tablo 4.11 ve Tablo 4.12'den görüldüğü gibi tüm transfer ve transfer admitans değerleri, CMOS OTA'nın δ bandı hariç Tablo 4.8'deki transfer ve transfer admitans değerlerinden küçük veya eşittir. Bu da, Tablo 4.11 ve Tablo 4.12'nin çıkarılmasında süzgeçlere uygulanmış olan giriş geriliminin çıkışta kırılma olmaksızın uygulanabilecek maksimum giriş gerilimi olduğunu doğrulamaktadır. Ayrıca, simülasyon ile bulunan maksimum giriş gerilimleri Tablo 4.9 ve Tablo 4.10'da teorik olarak bulunan maksimum giriş gerilimleri ile de uyumludur. Şekil 4.16-Şekil 4.19 arasında CMOS OTA'nın, Şekil 4.20 ile Şekil 4.23 arasında Kaskod OTA'nın simülasyon sonuçları verilmiştir. Fakat bu şekillerden görüleceği gibi CMOS OTA'nın Kaskod OTA'ya nazaran, giriş ve çıkış gerilim değişimleri tam olarak birbirlerine simetrik olmamaktadır ve bu uyumsuzluk en çok δ bandında (Şekil 4.19) görülmektedir. Bundan dolayı, δ bandı için Tablo 4.11 ve Tablo 4.8'deki transfer ve transfer admitans değerlerinin en az biri diğerinden büyük olmaktadır. Bunun sonucu olarak çıkışta kırılma olmaksızın uygulanabilecek maksimum giriş gerilimi bulunamamaktadır. Bunun sebebi ise akım geçiş eğrisinin simetrik olmamasıdır (Şekil 4.24).



Şekil 4.24 Tablo 4.1'deki geometriler kullanarak elde edilen CMOS OTA'nın δ bandı için akım geçiş eğrisi

Bölüm 3'de tasarlanan CMOS simetrik OTA'nın kuyruk akımı $I_b=10\text{nA}$ için Tablo 3.3 ve Tablo 3.4'deki geometriler ile, eşikaltı çalışmada, akım geçiş eğrisi simetrik olmaktadır. Fakat, δ bandının kuyruk akımı $G_m=1.1\text{nA/V}$ için $I_b=92\text{pA}$ olduğundan dolayı (Tablo 4.4) akım geçiş eğrisi simetrik olmamaktadır. Tablo 4.13'de eğimi $G_m=1.1\text{nA/V}$ ve akım geçiş eğrisini simetrik yapan tranzistor geometrileri verilmiştir. Bu yeni boyutlar kullanılarak elde edilen CMOS OTA'nın akım geçiş eğrisi Şekil 4.25'de verilmiştir. Tablo 4.14'de bu yeni boyutlar kullanılarak tasarlanan δ süzgencine ait frekanslar, kapasite değerleri, kutuplama akımı, gerilimi ve CMOS simetrik OTA'nın eğimi verilmiştir. Doyma akımı, gerilimi ve δ süzgencine uygulanabilecek maksimum giriş gerilimi Tablo 4.15'de verilmiştir. Şekil 4.26'da ise Tablo 4.1 ve Tablo 4.13'deki boyutlar kullanılarak gerçekleştirilen δ süzgencinin frekans eğrisi görülmektedir(eski boyutlarda $W_6=11.1\mu\text{m}$ iken yeni boyutlarda $W_6=12.0\mu\text{m}$ olarak alınmıştır). Tablo 4.13'deki yeni boyutlar ve CMOS OTA'yi kullanılarak tasarlanan δ süzgencinin, çıkışta bozulma olmaksızın, uygulanabilecek maksimum giriş gerilimi için elde edilen transfer ve transfer admitans fonksiyonlarının değerleri Tablo 4.16'da ve SPICE simülasyonu Şekil 4.27'de verilmiştir.

Tablo 4.13 δ bandındaki CMOS OTA'ların boyutları

	M ₁	M ₂	M ₃	M ₄	M ₅	M ₆	M ₇	M ₈
W(μm)	5	5	12	12	10	12	5	5
L(μm)	3	3	3	3	3	3	3	3

Tablo 4.14 Yeni tranzistor geometrileri kullanılarak tasarlanan δ süzgece ilişkin frekansları, kapasite değerleri, kutuplama akımı, gerilimli ve CMOS simetrik OTA'nın eğimi


Band	f _{p1} (Hz)	f _{p2} (Hz)	C ₁ (pF)	C ₂ (pF)	C ₃ (pF)	C ₄ (pF)	I _b (A)	V _{kon} (V)	G _m (nA/V)
δ	4	1	62.53	30.64	250	122.5	86.84p	-2.8200	1.1

Tablo 4.15 Yeni boyutlar ile CMOS OTA'nın doyma gerilim ve akım değerleri ve maksimum giriş gerilimi


δ Bandı	
V_s (mV)	28.809
I_s (pA)	31.756
$ V_i _{\text{maks}}$ (mV)	28.161

Tablo 4.16 Tasarlanan δ süzgecin yeni CMOS OTA boyutları ile gerçekleştirildiğiindeki transfer ve transfer admitans fonksiyonlarının simülasyon sonuçları


δ Bandı ($W_6=12\mu\text{m}$)	
$H(s)$	0.913
$Y(s)$	9.97E-10
$H(s)_{\text{OTA}1}$	0.929
$Y(s)_{\text{OTA}1}$	3.51E-10
$H(s)_{\text{OTA}2}$	0.692
$Y(s)_{\text{OTA}2}$	2.621E-10
$H(s)_{\text{OTA}3}$	0.008
$Y(s)_{\text{OTA}3}$	9.919E-10
$H(s)_{\text{OTA}4}$	0.228
$Y(s)_{\text{OTA}4}$	9.798E-10
$ V_i _{\text{maks}}$ (mV)	23



Şekil 4.25 Yeni tranzistor boyutları kullanılarak gerçekleştirilen CMOS OTA'nın akım geçiş eğrisi



Şekil 4.26 Farklı geometrilerle gerçekleştirilen δ süzgecinin frekans eğrisi



Şekil 4.27 δ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi
($W_6=12\mu m$)

Sonuç olarak, CMOS simetrik OTA'nın eşikaltı çalışmada farklı kuyruk akımları için akım geçiş eğrisinin simetriğini sağlayan tranzistor geometrilerinin bulunması gerekmektedir. Bu yapıldığında, teorik olarak bulunan maksimum giriş gerilimi simülasyon ile bulunan giriş gerilimiyle uyumlu olmaktadır. Kaskod OTA'da ise kuyruk akımının değişmesiyle akım geçiş eğrisindeki simetriyik bozulmamaktadır. CMOS ve Kaskod OTA'larla gerçekleştirilen süzgeçlerin maksimum giriş işaretleri sırasıyla $V_{ippCMOS} < 60mV$ ve $V_{ippKaskod} < 20mV$ olarak elde edilmektedir. Ayrıca, tepeden tepeye maksimum $100\mu V$ 'luk EEG işaretlerinin işleneceği düşünülürse her iki OTA ile de süzgeç devrelerinin uygun şekilde kurulacağı görülmektedir.

4.2.3. Harmonik Distorsiyon

Harmonik distorsiyon, kullanılan devrenin nonlineer karakteristiğinden kaynaklanmaktadır. Devre çıkışında giriş işaretinin frekansının harmonikleri de oluşur. Bu da istenmeyen bir durumdur.


Harmonik distorsiyon, ana frekans harmoniklerinin genliklerinin ortalama kareköklerinin (rms) ana frekanstaki genlige oranı olarak tanımlanır ve yüzde olarak

$$\% \text{ harmonik distorsiyon} = \frac{\sqrt{\sum_{i=2}^n V_i^2}}{V_1} \quad (4-25)$$


ifadesi ile verilir. Burada V_i^2 , i.ci harmoniğin genliğinin karesidir.

Bu tezde kullanılan OTA'ların çalıştırıldığı bölgede tam olarak lineer olmaması nedeniyle bu yapılarla kurulan süzgeçlerin çıkışında, girişindeki işaret frekansının harmonikleri de oluşmaktadır. Aşağıda söz konusu devreler için harmonik distorsiyon analizi yapılmıştır.


CMOS ve Kaskod OTA ile gerçekleştirilen α , β , θ ve δ süzgeçlerine uygulanabilecek maksimum giriş geriliminin altında ve üstündeki giriş gerilimleri uygulandığında, çıkış gerilimlerinin zamana göre değişimleri Şekil 4.28-Şekil 4.36 arasında verilmiştir. SPICE simülasyonu sonucunda elde edilen harmonik distorsiyon değerleri Tablo 4.17-Tablo 4.25'de verilmiştir.




Şekil 4.28 α süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)




Şekil 4.29 β süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)




Şekil 4.30 θ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)




Şekil 4.31 δ süzgecinin farklı giriş gerilimlerine karşı çıkışgerilimlerinin zamana göre değişimi ($W_6=11.1\mu m$) (CMOS OTA için)




Şekil 4.32 δ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi ($W_6=12.0\mu\text{m}$) (CMOS OTA için)




Şekil 4.33 α süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Şekil 4.34 β süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Şekil 4.35 θ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Sekil 4.36 δ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)

Tablo 4.17 CMOS OTA ile gerçekleştirilen α süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
$V_{in}=20\text{mV}$	$6.644726\text{E-}01$
$V_{in}=25\text{mV}$	$8.590251\text{E-}01$
$V_{in}=30\text{mV}$	$1.075321\text{E+}00$
$V_{in}=35\text{mV}$	$1.309421\text{E+}00$
$V_{in}=40\text{mV}$	$1.556706\text{E+}00$

Tablo 4.18 CMOS OTA ile gerçekleştirilen β süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
$V_{in}=20\text{mV}$	$5.481904\text{E-}01$
$V_{in}=25\text{mV}$	$6.892780\text{E-}01$
$V_{in}=30\text{mV}$	$8.524580\text{E-}01$
$V_{in}=35\text{mV}$	$1.034453\text{E+}00$
$V_{in}=40\text{mV}$	$1.230816\text{E+}00$

Tablo 4.19 CMOS OTA ile gerçekleştirilen θ süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
V _{in} =20mV	1.235657E+00
V _{in} =25mV	1.574888E+00
V _{in} =30mV	1.927480E+00
V _{in} =35mV	2.288659E+00
V _{in} =40mV	2.657588E+00

Tablo 4.20 CMOS OTA ile gerçekleştirilen δ süzgecinin harmonik distorsyonu ($W_6=11.1\mu m$)

Toplam Harmonik Distorsyon (%)	
V _{in} =20mV	4.423395E+00
V _{in} =28mV	6.269042E+00
V _{in} =36mV	8.136393E+00
V _{in} =44mV	1.007454E+01
V _{in} =52mV	1.210038E+01

Tablo 4.21 CMOS OTA ile gerçekleştirilen δ süzgecinin harmonik distorsyonu ($W_6=12.0\mu m$)

Toplam Harmonik Distorsyon (%)	
V _{in} =15mV	2.496894E-01
V _{in} =20mV	3.199812E-01
V _{in} =25mV	3.633022E-01
V _{in} =30mV	6.208591E-01
V _{in} =35mV	7.581305E-01

Tablo 4.22 Kaskod OTA ile gerçekleştirilen α süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
V _{in} =05mV	3.052951E-01
V _{in} =10mV	3.310022E-01
V _{in} =15mV	3.812114E-01
V _{in} =20mV	4.699336E-01
V _{in} =25mV	9.584378E-01

Tablo 4.23 Kaskod OTA ile gerçekleştirilen β süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
V _{in} =05mV	3.278635E-01
V _{in} =10mV	3.430773E-01
V _{in} =15mV	3.843405E-01
V _{in} =20mV	4.560642E-01
V _{in} =25mV	5.579424E-01

Tablo 4.24 Kaskod OTA ile gerçekleştirilen θ süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
V _{in} =05mV	5.543449E-01
V _{in} =10mV	1.002954E-01
V _{in} =15mV	2.370944E-01
V _{in} =20mV	4.060698E-01
V _{in} =25mV	6.233118E-01

Tablo 4.25 Kaskod OTA ile gerçekleştirilen δ süzgecinin harmonik distorsyonu

Toplam Harmonik Distorsyon (%)	
V _{in} =05mV	1.204006E+00
V _{in} =10mV	1.245034E+00
V _{in} =15mV	1.197324E+00
V _{in} =20mV	1.227650E+00
V _{in} =25mV	1.248901E+00

Sonuç olarak, tablo ve şekillerde görülmektedir ki giriş gerilimi arttıkça harmonik distorsyon seviyesi de artmaktadır. Ayrıca Kaskod OTA ile kurulan süzgeçlerin toplam harmonik distorsyonun CMOS OTA ile gerçeklenen yapıya göre daha az olduğu görülmektedir.

4.2.4. Gürültü Analizi

Küçük genlikli işaretler kuvvetlendirildiğinde veya ölçüldüğünde genellikle kullanılan düzendeki malzemelerde kendiliğinden oluşan dalgalanmalardan dolayı adı geçen işaretler üzerine istenmeyen bir bileşen eklenir. Bu kendiliğinden oluşan bileşen gürültü (noise) olarak adlandırılır.


Bu tezde CMOS teknigi ile gerçekleştirilen süzgeç yapılarındaki MOS elemanlarda ortaya çıkan gürültü kaynakları ısıl ve titreşme gürültüsüdür. Bu süzgeç yapıları düşük genlikli EEG işaretlerinin süzülmesinde kullanılacağı için adı geçen devreler için gürültü analizi yapılması önem taşımaktadır.

Aşağıdaki şekillerde sırasıyla CMOS ve Kaskod OTA'larla gerçekleştirilen α , β , θ ve δ süzgeçlerin gürültü analizleri verilmiştir.


Sonuç olarak, alçak frekanslara inildikçe her iki OTA yapısında süzgeçlerin girişlerindeki gürültü seviyeleri artmaktadır (Tablo 4.26). Aynı zamanda, Kaskod OTA ile gerçekleştirilen süzgeçlerin giriş gürültü seviyeleri CMOS OTA ile gerçekleştirilen süzgeçlere nazaran daha düşüktür.

Tablo 4.26 Giriş gürültü seviyeleri


Band	Giriş gürültü gerilimi ($\mu\text{V}/\sqrt{\text{Hz}}$)	
	CMOS OTA	Kaskod OTA
α	9.156	8.840
β	5.497	5.339
θ	11.51	11.03
δ	20.375	18.440
δ ($W_6=12\mu\text{m}$)	20.280	




Şekil 4.37 α bandının CMOS OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi




Şekil 4.38 β bandının CMOS OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi




Şekil 4.39 θ bandının CMOS OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi




Şekil 4.40 δ bandının CMOS OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi ($W_6=11.1\mu\text{m}$)




Şekil 4.41 δ bandının CMOS OTA'nın Tablo 4.1 ve Tablo 4.13'deki boyutlar ile gerçekleştirilemesi durumunda süzgeçin giriş gürültü geriliminin frekansla değişimleri




Şekil 4.42 α bandının Kaskod OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi



Şekil 4.43 β bandının Kaskod OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi



Şekil 4.44 θ bandının Kaskod OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi



Şekil 4.45 δ bandının Kaskod OTA ile gerçekleştirildiğinde süzgecin giriş gürültü geriliminin frekansla değişimi

5. EŞİKALTINDA ÇALIŞAN DÜŞÜK BESLEME GERİLİMLİ OTA

5.1. Eşikaltında Çalışan Düşük Besleme Gerilimli OTA'lar

Tasarlanan OTA-C süzgeç devrelerinin düşük besleme gerilimleri ile çalışabilir olarak gerçekleştirilen durumda pille beslenebilecek düşük güç harcayan cihazların yapılması mümkün olmaktadır. Bu nedenle bu bölümde daha önceki bölümlerde ele alınan ve eşikaltında çalışan OTA'larla kurulu yapıların daha düşük besleme gerilimleri ile kurulması amaçlanmaktadır.

Bir OTA'nın çalışabilmesi için uygulanması gereken minimum besleme geriliminin, OTA'yı oluşturan tüm MOS tranzistorların Geçit-Kaynak (V_{GS}) gerilimlerinden daha büyük olması gerekmektedir.

Şekil 4.1 ve Şekil 4.2'deki CMOS ve Kaskod simetrik OTA'ların her bir MOS tranzistor için elde edilen $|V_{GS}|$ gerilimleri Tablo 5.1 ve Tablo 5.2'de verilmiştir. Tablolardan görüldüğü gibi tüm gerilimler 1.5V'tun altındadır. Böylece CMOS ve Kaskod simetrik OTA devrelerinin $\pm 1.5V$ 'luk bir besleme gerilimi ile çalıştırılmaları olanağı ortaya çıkar. Buna dayalı olarak CMOS OTA ve Kaskod OTA'larla ilgili analizlerin $\pm 1.5V$ besleme gerilimi için tekrarlanması ve değerlendirilmesi uygun görülmüştür.


Tablo 5.1 CMOS simetrik OTA'daki MOS tranzistorların $|V_{GS}|$ gerilimleri

V_{out}		V_{out}^+		
M_1	M_3, M_5	M_7, M_8	M_2	M_4, M_6
0.5243 V	0.9756 V	0.7963 V	0.8151 V	0.9754 V
Kaskod Akım Kaynağı				
M_9	M_{10}	M_{11}, M_{13}	M_{12}	
0.8150 V	0.8161 V	0.8161 V	0.8156 V	


Tablo 5.2 Kaskod simetrik OTA'daki MOS tranzistorların $|V_{GS}|$ gerilimleri

V_{out}^+			
M_2	M_4	M_6, M_8	M_{10}
0.7286 V	0.9129 V	0.9129 V	0.9129 V
V_{out}^-			
M_1	M_3	M_5, M_7	M_9
0.7322 V	0.9142 V	0.9142 V	0.9017 V
Kaskod Akım Kaynağı			
M_{15}	M_{16}	M_{18}, M_{19}	M_{17}
0.7210 V	0.7357 V	0.7350 V	0.7250 V

Şekil 3.1 ve Şekil 3.11'deki CMOS ve Kaskod simetrik OTA'yı, $\pm 1.5\text{V}$ 'luk gerilimle beslediğimizde eğiminin kuyruk akımı ile değişimi sırasıyla Şekil 5.1 ve Şekil 5.2'de verilmiştir. Şekillerden görüldüğü gibi CMOS simetrik OTA'nın eğimi besleme gerilimine bağlı olarak azalmaktadır. Buna karşı Kaskod simetrik OTA'nın eğimi besleme geriliminin değişiminden etkilenmemektedir.




Şekil 5.1 CMOS simetrik OTA'nın eğiminin kuyruk akımı ile değişimi




Şekil 5.2 Kaskod simetrik OTA'nın eğiminin kuyruk akımı ile değişimi

Şekil 5.3 ve Şekil 5.4 CMOS simetrik OTA'nın ve Şekil 5.5 ve Şekil 5.6 Kaskod simetrik OTA'nın sırasıyla akım geçiş eğrisi ile eğiminin frekansla değişimleri verilmiştir. Bölüm 3'deki CMOS ve Kaskod simetrik OTA ile bir karşılaştırma sağlanabilmesi için kaskod akım kaynağının $I_b=10\text{nA}$ 'lik bir akım akıtması için her iki OTA'ya uygulanması gereken kutuplama gerilimi $V_{kon}=1.2044\text{V}$ olarak bulunmuştur.


Sonuç olarak CMOS simetrik OTA'nın düşük beslemeli durumundaki akım geçiş eğrisinin simetriğinde bir bozulma oluşmaktadır (Şekil 5.3). Ancak bu bozulmalar tranzistor boyutlarının uygun seçilmesi ile giderilmektedir. Eğimin frekansla değişiminde ise, her iki besleme durumuna göre, kesim frekansı değişmemektedir (Şekil 5.4). Kaskod simetrik OTA'nın her iki besleme durumunda akım geçiş eğrisindeki simetri bozulmamakta (Şekil 5.5) ve kesim frekansları da aynı kalmaktadır (Şekil 5.6).




Şekil 5.3 CMOS simetrik OTA'nın akım geçiş eğrisi




Şekil 5.4 CMOS simetrik OTA'nın eğiminin frekansla değişimi



Şekil 5.5 Kaskod simetrik OTA'nın akım geçiş eğrisi



Şekil 5.6 Kaskod simetrik OTA'nın eğiminin frekansla değişimi




Şekil 5.8 Yeni tranzistor boyutları ile CMOS OTA'nın eğiminin frekansla değişimi

M_6 MOS tranzistorunun boyutu küçültüldüğünde Γ_{out} tarafındaki akım aynalarının B oranı dolayısıyla çıkıştaki akım azalmaktadır (Şekil 5.7). Bunun sonucunda Şekil 5.8'de de görüldüğü gibi eğimde de bir azalma meydana gelir. Ancak akım geçiş eğrisi simetrik olmaktadır.

5.2. Dördüncü Dereceden Band Geçiren OTA-C Süzgeçlerin Tasarımı

Düşük besleme gerilimli CMOS ve Kaskod simetrik OTA bölüm 4'deki dördüncü dereceden band geçiren OTA-C süzgeçlerine uygulandığında, herbir süzgeç için kutup frekansları, OTA'ların kutuplama akım ve gerilimleri (I_b , V_{kon}), eğimleri ve kapasite değerleri Tablo 5.4 ve Tablo 5.5'de verilmiştir. Tablolardan görüldüğü üzere CMOS simetrik OTA ve Kaskod simetrik OTA'nın kutuplama akımları eşit ve eğimleri de aynıdır. Aynı zamanda buradaki eğimler ve kapasite değerleri Tablo 4.4 ve Tablo 4.5'deki değerlerle de aynıdır. Kaskod OTA'nın eğimi her iki durum için ($\pm 5V$ ve $\pm 1.5V$) kutuplama akımı ile değişmediğinden dolayı kutuplama akımları her iki durum için de aynı olmaktadır (Şekil 5.2). Bunun böyle seçilmesinin yararı, süzgeçlerin getirdiği sonuçların karşılaştırılabilir hale gelmesidir.



Şekil 5.8 Yeni tranzistor boyutları ile CMOS OTA'nın eğiminin frekansla değişimi

M_6 MOS tranzistorunun boyutu küçültüldüğünde Γ_{out} tarafındaki akım aynalarının B oranı dolayısıyla çıkıştaki akım azalmaktadır (Şekil 5.7). Bunun sonucunda Şekil 5.8'de de görüldüğü gibi eğimde de bir azalma meydana gelir. Ancak akım geçiş eğrisi simetrik olmaktadır.

5.2. Dördüncü Dereceden Band Geçiren OTA-C Süzgeçlerin Tasarımı

Düşük besleme gerilimli CMOS ve Kaskod simetrik OTA bölüm 4'deki dördüncü dereceden band geçiren OTA-C süzgeçlerine uygulandığında, herbir süzgeç için kutup frekansları, OTA'ların kutuplama akım ve gerilimleri (I_b , V_{kon}), eğimleri ve kapasite değerleri Tablo 5.4 ve Tablo 5.5'de verilmiştir. Tablolardan görüldüğü üzere CMOS simetrik OTA ve Kaskod simetrik OTA'nın kutuplama akımları eşit ve eğimleri de aynıdır. Aynı zamanda buradaki eğimler ve kapasite değerleri Tablo 4.4 ve Tablo 4.5'deki değerlerle de aynıdır. Kaskod OTA'nın eğimi her iki durum için ($\pm 5V$ ve $\pm 1.5V$) kutuplama akımı ile değişmediğinden dolayı kutuplama akımları her iki durum için de aynı olmaktadır (Şekil 5.2). Bunun böyle seçilmesinin yararı, süzgeçlerin getirdiği sonuçların karşılaştırılabilir hale gelmesidir.


Tasarlanan OTA-C aktif süzgeçlerinin SPICE simülasyonları yapılmış ve simülasyon sonuçları, (4.6) bağıntısı ile verilen transfer fonksiyonundan hareketle bulunan teorik sonuçlarla birlikte, düşük besleme gerilimli CMOS simetrik OTA ve Kaskod simetrik OTA için ayrı ayrı Şekil 5.9 - Şekil 5.16 arasında verilmiştir.

Tablo 5.4 Tasarlanan dördüncü dereceden band geçiren OTA-C süzgeçlerine ilişkin frekanslar, kapasite değerleri, kutuplama akımları, gerilimleri ve CMOS simetrik OTA'nın eğimleri


Band	f_{p1} (Hz)	f_{p2} (Hz)	C_1 (pF)	C_2 (pF)	C_3 (pF)	C_4 (pF)	I_b (A)	V_{kon} (V)	G_m (nA/V)
α	12	8	166.7	81.7	250	122.5	1.08n	0.966	8.8
β	40	13	81.28	39.83	250	122.5	1.76n	1.0183	14.3
θ	8	4	125.1	61.27	250	122.5	540p	0.8910	4.4
δ	4	1	62.53	30.64	250	122.5	135p	0.7420	1.1

Tablo 5.5 Tasarlanan dördüncü dereceden band geçiren OTA-C süzgeçlerine ilişkin frekansları, kapasite değerleri, kutuplama akımları, gerilimleri ve Kaskod simetrik OTA'nın eğimleri


Band	f_{p1} (Hz)	f_{p2} (Hz)	C_1 (pF)	C_2 (pF)	C_3 (pF)	C_4 (pF)	I_b (A)	V_{kon} (V)	G_m (nA/V)
α	12	8	166.7	81.7	250	122.5	692p	0.9119	8.8
β	40	13	81.28	39.83	250	122.5	1.125n	0.9601	14.3
θ	8	4	125.1	61.27	250	122.5	347p	0.8332	4.4
δ	4	1	62.53	30.64	250	122.5	92p	0.6939	1.1




Şekil 5.9 CMOS simetrik OTA ile kurulan α bandı süzgecinin frekans eğrisi




Şekil 5.10 Kaskod simetrik OTA ile kurulan α bandı süzgecinin frekans eğrisi




Şekil 5.11 CMOS simetrik OTA ile kurulan β bandı süzgecinin frekans eğrisi




Şekil 5.12 Kaskod simetrik OTA ile kurulan β bandı süzgecinin frekans eğrisi




Şekil 5.13 CMOS simetrik OTA ile kurulan θ bandı süzgecinin frekans eğrisi



Şekil 5.14 Kaskod simetrik OTA ile kurulan θ bandı süzgecinin frekans eğrisi



Şekil 5.15 CMOS simetrik OTA ile kurulan δ bandı süzgecinin frekans eğrisi



Şekil 5.16 Kaskod simetrik OTA ile kurulan δ bandı süzgecin frekans eğrisi

Yukarıdaki frekans eğrilerinden elde edilen alt kesim frekansları, merkez frekansları ve bu frekanslardaki gerilim kazançları, CMOS simetrik OTA ve Kaskod simetrik OTA için Tablo 5.6 ve Tablo 5.7'de verilmiştir.

Tablo 5.6 CMOS simetrik OTA ile kurulan süzgeçlere ilişkin alt kesim frekansları, merkez frekansları ve gerilim kazançları

Band	f_1 (Hz)	f_2 (Hz)	f_o (Hz)	K_v (dB)
α	6.0814	15.695	10	-3.4350
β	11.834	43.978	22.909	-1.0542
θ	3.3164	9.4683	5.6234	-2.1698
δ	0.9280	4.1264	1.9498	-0.7385

Tablo 5.7 Kaskod simetrik OTA ile kurulan süzgeçlere ilişkin alt kesim frekansları, merkez frekansları ve gerilim kazançları

Band	f_1 (Hz)	f_2 (Hz)	f_o (Hz)	K_v (dB)
α	5.7589	14.921	10.0000	-3.3485
β	10.797	39.960	20.893	-0.9662
θ	3.0182	8.6936	5.1286	2.0725
δ	0.9363	4.1494	1.9498	-0.6008

Şekil 5.9 - Şekil 5.16'daki frekans eğrilerinden görüldüğü gibi, Kaskod OTA ile kurulan süzgeçlerin frekans eğrileri CMOS OTA'ya kıyasla, bölüm 4'de olduğu gibi, geçirme bandı içinde teorik sonuçlarla daha fazla uyumludur. Aynı zamanda bölüm 4'deki frekans eğrileri buradaki frekans eğrileri ile aynı olmaktadır (Tablo 5.6 ve Tablo 5.7). Durdurma bandı içindeki farklılıklar, OTA'ların ideal olmamasından kaynaklanmaktadır. Ancak, bu farklılıkların işaretin 60dB'den daha fazla zayıflatıldığı frekans bölgelerinde ortaya çıktıgı dikkate alınırsa, söz konusu sapmaların etkisi rahatlıkla ihmal edilebilir.

5.3. Maksimum Giriş Gerilimi

Bölüm 4.3.2'de yapılan işlemler düşük beslemeli durum için tekrarlanırsa, Bölüm 4.3.2'deki transfer ve transfer admitans fonksiyonları kullanılarak α , β , θ ve δ bandları için elde edilen Tablo 4.8, bu bölüm için de geçerlidir. Çünkü düşük beslemeli CMOS ve Kaskod simetrik OTA kullanılarak tasarlanan süzgeçlerin her iki besleme durumu için kapasite ve eğimleri eşit olacak şekilde seçilmiştir.

Tablo 5.8 ve Tablo 5.9'da ise sırasıyla CMOS ve Kaskod OTA'ların doyma akım ve gerilim değerleri ve süzgece teorik olarak uygulanabilecek maksimum giriş gerilim değerleri verilmiştir.

Tablo 5.8 CMOS OTA'nın doyma gerilim ve akım değerleri ve maksimum giriş gerilim değerleri

	α Bandı	β Bandı	θ Bandı	δ Bandı
V_S (mV)	27.361	27.826	26.877	35.086
I_S (pA)	240.770	398.058	118.447	38.595
$ V_i _{\text{maks}}$ (mV)	24.747	27.370	27.042	34.297

Tablo 5.9 Kaskod OTA'nın doyma gerilim ve akım değerleri ve maksimum giriş gerilim değerleri

	α Bandı	β Bandı	θ Bandı	δ Bandı
V_S (mV)	9.43	9.07	9.13	9.94
I_S (pA)	83	129.725	40.202	10.938
$ V_i _{\text{maks}}$ (mV)	8.5311	8.9183	9.1785	9.7200

Tablo 5.10 ve Tablo 5.11'de ise sırasıyla CMOS ve Kaskod OTA'lar kullanılarak tasarlanan süzgeçlere, çıkışta bozulma olmaksızın, uygulanabilecek maksimum giriş gerilimi için elde edilen transfer ve transfer admitans değerleri verilmiştir.


Şekil 5.17'den Şekil 5.24'de ise SPICE simülasyon sonuçları verilmiştir.

Tablo 5.10 Tasarlanan süzgecin CMOS OTA ile gerçekleştirilmesi durumundaki transfer ve transfer admitans fonksiyonlarının simülasyon sonuçları


	α Bandı	β Bandı	θ Bandı	δ Bandı
H(s)	0.622	0.850	0.718	0.818
Y(s)	5.682E-9	1.211E-8	3.244E-9	9.064E-10
H(s) _{OTA1}	0.612	0.900	0.683	0.907
Y(s) _{OTA1}	6.754E-9	5.862E-9	2.726E-9	3.575E-10
H(s) _{OTA2}	0.134	0.590	0.234	0.597
Y(s) _{OTA2}	3.822E-9	4.199E-9	1.698E-9	2.600E-10
H(s) _{OTA3}	0.044	0.050	0.021	0.118
Y(s) _{OTA3}	5.665E-9	1.208E-8	3.232E-9	9.021E-10
H(s) _{OTA4}	0.559	0.324	0.565	0.387
Y(s) _{OTA4}	5.627E-9	1.182E-8	3.134E-9	8.696E-10
V _{i maks} (mV)	25	27	27	37

Tablo 5.11 Tasarlanan süzgecin Kaskod OTA ile gerçekleştirilmesi durumundaki transfer ve transfer admitans fonksiyonlarının simülasyon sonuçları


	α Bandı	β Bandı	θ Bandı	δ Bandı
H(s)	0.677	0.893	0.787	0.930
Y(s)	5.615E-9	1.583E-8	3.126E-9	1.006E-9
H(s) _{OTA1}	0.647	0.793	0.847	0.847
Y(s) _{OTA1}	6.494E-9	5.570E-9	2.476E-9	3.489E-10
H(s) _{OTA2}	0.188	0.464	0.478	0.577
Y(s) _{OTA2}	3.778E-9	3.950E-9	1.582E-9	2.638E-10
H(s) _{OTA3}	0.021	0.064	0.041	0.054
Y(s) _{OTA3}	5.620E-9	1.124E-8	3.127E-9	1.008E-9
H(s) _{OTA4}	0.485	0.415	0.304	0.340
Y(s) _{OTA4}	5.517E-9	1.131E-8	3.098E-9	9.895E-10
V _{i maks} (mV)	9	9	7	9




Şekil 5.17 α süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 5.18 β süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 5.19 θ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 5.20 δ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (CMOS OTA için)




Şekil 5.21 α süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (Kaskod OTA için)



Şekil 5.22 β süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (Kaskod OTA için)



Şekil 5.23 θ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (Kaskod OTA için)




Şekil 5.24 δ süzgecinin maksimum giriş gerilimi ve çıkış gerilimi (Kaskod OTA için)

Tablo 5.10 ve Tablo 5.11'den görüldüğü gibi, tüm transfer ve transfer admitans değerleri Tablo 4.8'deki değerlerden küçük veya eşittir. Bu da, Tablo 5.10 ve Tablo 5.11'in çıkarılmasında süzgeçlere uygulanan giriş geriliminin çıkışta kırıplama olmaksızın uygulanabilecek maksimum giriş gerilimi olduğunu doğrulamaktadır.

Tablo 5.8'de, δ bandı için teorik olarak bulunan, maksimum giriş gerilimi simülasyon ile bulunan maksimum giriş geriliminden (Tablo 5.10) daha küçük olmaktadır. Bunun nedeni, bölüm 4.3.2'deki gibi, akım geçiş eğrisinden kaynaklanmaktadır. Şekil 5.25'den de görüleceği gibi akım geçiş eğrisi simetrik olmaktadır. Uygulanabilecek maksimum giriş geriliminin teorik ve simülasyon sonuçlarının uyamamasının nedeni, simülasyon sonuçlarının $10\mu V$ 'luk hassasiyetle Tablo 5.10'nun elde edilmiş olmasıdır. Şayet $1mV$ 'luk hassasiyetle bu tabloyu elde etmiş olsaydık teorik ve simülasyon sonuçları tamamen uyumlu olacaktı. Aynı nedenden dolayı; Tablo 5.11'deki θ bandının maksimum giriş gerilimi Tablo 5.9'daki maksimum giriş geriliminden küçük olmaktadır. Böylece, simülasyon ile bulunan maksimum giriş gerilimleri Tablo 5.8 ve Tablo 5.9'da teorik olarak bulunan maksimum giriş gerilimleri ile de uyum göstermektedir. Şekil 5.17 - Şekil 5.20'de CMOS OTA'nın, Şekil 5.21 - Şekil 5.24'de Kaskod OTA'nın simülasyon sonuçları verilmiştir. Bu şeillerden görüleceği gibi CMOS OTA'nın Kaskod OTA'ya göre giriş ve çıkış gerilim değişimleri tam olarak uyışmamaktadır. Ancak bu, bölüm 4'deki $\pm 5V$ 'luk beslemeli duruma göre daha iyi sonuç vermektedir.

Sonuç olarak, CMOS simetrik OTA'nın düşük besleme gerilimi ile çalışması durumunda $\pm 5V$ besleme gerilimi ile çalışma durumuna göre çok daha iyi sonuç vermektedir. Bunun sebebi ise, kanal boyu modülasyonundan kaynaklanmaktadır. Bölüm 3.1.1, denklem (3.5)'den de görüldüğü gibi, besleme geriliminin azalması V_{DS} geriliminin azalması demektir. Böylece kanal boyu modülasyonu V_{DS} gerilimine daha az bağlı olmaktadır. Bunun sonucu olarak, eşik altı çalışmada, çıkış akımı Şekil 5.25'den de görülen gibi kanal boyu modülasyonuna daha az bağlı olmaktadır. Çıkış akımın kanal boyu modülasyonuna daha az bağlı olması, akım geçiş eğrisinin simetriğinin daha az bozulması demektir. Böylece, bölüm 4.3.2'deki δ bandı için akım geçiş eğrisinin simetriği, tranzistorların geometrilerine yapılan düzeltmeler düşük besleme durumu için söz konusu olmamaktadır. Bundan dolayı, düşük besleme için tasarlanan CMOS simetrik OTA aynı tranzistor boyutlarıyla tüm sızgeçlerde kullanılabilir.


Her iki besleme durumu için Kaskod simetrik OTA'nın akım geçiş eğrisinde herhangi bir bozulma olmadığından süzgeç tasarımda elde edilen teorik ve simülasyon sonuçları arasında bir dengesizlik olmamaktadır.




Şekil 5.25 Tablo 5.4'deki δ bandı için elde edilen CMOS OTA'nın akım geçiş eğrisi

5.4. Harmonik Distorsyon


Şekil 5.26 - Şekil 5.33 arası CMOS ve Kaskod OTA ile gerçekleştirilen α , β , θ ve δ süzgeçlerine uygulanabilen maksimum giriş geriliminden büyük ve küçük giriş gerilimleri uygulandığında, çıkış gerilimlerin zamana göre değişimleri verilmiştir. Tablo 5.12'den Tablo 5.19'a kadar da bunların harmonik distorsyonları verilmiştir.




Şekil 5.26 α süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)



Şekil 5.27 β süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)



Şekil 5.28 θ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)



Şekil 5.29 δ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (CMOS OTA için)

Tablo 5.12 CMOS OTA ile gerçekleştirilen α süzgeci için harmonik distorsiyon

Toplam Harmonik Distorsyon (%)	
Vin=20mV	4.145897E+00
Vin=25mV	4.277089E+00
Vin=30mV	4.425676E+00
Vin=35mV	4.590888E+00
Vin=40mV	4.770579E+00

Tablo 5.13 CMOS OTA ile gerçekleştirilen β süzgeci için harmonik distorsiyon


Toplam Harmonik Distorsyon (%)	
Vin=20mV	5.148823E-01
Vin=25mV	6.417751E-01
Vin=30mV	7.925296E-01
Vin=35mV	9.621124E-01
Vin=40mV	1.146706E+00

Tablo 5.14 CMOS OTA ile gerçekleştirilen θ süzgeci için harmonik distorsiyon


Toplam Harmonik Distorsyon (%)	
Vin=20mV	6.172036E-01
Vin=25mV	7.935282E-01
Vin=30mV	9.946447E-01
Vin=35mV	1.215481E+00
Vin=40mV	1.452491E+00

Tablo 5.15 CMOS OTA ile gerçekleştirilen δ süzgeci için harmonik distorsiyon


Toplam Harmonik Distorsyon (%)	
Vin=20mV	1.085436E+00
Vin=25mV	1.366710E+00
Vin=30mV	1.653041E+00
Vin=35mV	1.947991E+00
Vin=40mV	2.265008E+00




Şekil 5.30 α süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Şekil 5.31 β süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Şekil 5.32 θ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)



Şekil 5.33 δ süzgecinin farklı giriş gerilimlerine karşı çıkış gerilimlerinin zamana göre değişimi (Kaskod OTA için)

Tablo 5.16 Kaskod OTA ile gerçekleştirilen α süzgeci için harmonik distorsiyon

Toplam Harmonik Distorsiyon (%)	
Vin=05mV	3.139946E-01
Vin=10mV	3.271002E-01
Vin=15mV	3.887283E-01
Vin=20mV	4.887353E-01
Vin=25mV	6.259840E-01

Tablo 5.17 Kaskod OTA ile gerçekleştirilen β süzgeci için harmonik distorsiyon

Toplam Harmonik Distorsiyon (%)	
Vin=05mV	3.202015E-01
Vin=10mV	3.505903E-01
Vin=15mV	3.961656E-01
Vin=20mV	4.683801E-01
Vin=25mV	5.711389E-01

Tablo 5.18 Kaskod OTA ile gerçekleştirilen θ süzgeci için harmonik distorsiyon

Toplam Harmonik Distorsiyon (%)	
Vin=05mV	2.680847E-01
Vin=10mV	2.990125E-01
Vin=15mV	3.589652E-01
Vin=20mV	4.589678E-01
Vin=25mV	5.967098E-01


Tablo 5.19 Kaskod OTA ile gerçekleştirilen δ süzgeci için harmonik distorsiyon

Toplam Harmonik Distorsiyon (%)	
Vin=05mV	4.044939E-01
Vin=10mV	4.160971E-01
Vin=15mV	4.165391E-01
Vin=20mV	4.645282E-01
Vin=25mV	5.488214E-01


Sonuç olarak, giriş gerilimi arttıkça harmonik distorsiyon artmaktadır ve CMOS OTA'ya göre Kaskod OTA'nın toplam harmonik distorsyonu, Bölüm 4'dekine göre, çok daha az olmaktadır.

5.5. Gürültü Analizi


Aşağıdaki şekillerde sırasıyla CMOS ve Kaskod OTA'larla gerçekleştirilen α , β , θ süzgeçlerin gürültü analizleri sonucu, giriş gürültü geriliminin frekansla değişimleri verilmiştir.




Şekil 5.34 α bandının CMOS OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi




Şekil 5.35 β bandının CMOS OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi




Şekil 5.36 θ bandının CMOS OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi




Şekil 5.37 δ bandının CMOS OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi




Şekil 5.38 α bandının Kaskod OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi



Şekil 5.39 β bandının Kaskod OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi



Şekil 5.40 θ bandının Kaskod OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi



Şekil 5.41 δ bandının Kaskod OTA ile gerçekleştirildiğinde süzgeçin giriş gürültü geriliminin frekansla değişimi

Tablo 5.20 Giriş gürültü seviyeleri

Band	Giriş gürültü gerilimi ($\mu\text{V}/\sqrt{\text{Hz}}$)	
	CMOS OTA	Kaskod OTA
α	8.093	9.061
β	4.879	5.579
θ	10.09	11.53
δ	17	18.35

Tablo 5.20'den alçak frekanslara inildikçe, her iki OTA yapısı için de süzgeçlerin girişlerindeki gürültü seviyelerinin arttığı görülmektedir. Bölüm 4'deki değerlerden farklı olarak CMOS OTA ile gerçekleştirilen süzgeçlerin giriş gürültü seviyeleri Kaskod OTA ile gerçekleştirilen süzgeçlerdeki giriş gürültü seviyelerinden daha düşüktür.

6. EŞİKALTINDA TASARLANAN SÜZGEÇLERİN TÜMDEVRE OLARAK GERÇEKLENMESİ

6.1 Entegre Devrelerin Boyutu ve Karmaşıklığı

Entegre devreleri tipik olarak, devre tasarımda kullanılan eleman sayısı ve prosesin izin verileceği en küçük boyut açısından sınıflandırmak mümkündür. Eleman sayısı, genellikle, aktif devre elemanlarının sayısı ile (FET'ler veya BJT'ler) kısıtlanmaktadır. Entegre devrelerin çoğu pasif elemanlara oranla daha çok aktif eleman içermektedir. Aşağıdaki tabloda entegre devrelerin eleman sayısı bakımından sınıflanması gösterilmektedir.

Tablo 6.1

Sembol	Aktif Eleman Sayısı	Tipik İşlevleri
SSI	1-100	Kapılar, OPAMP'lar, birçok lineer uygulamalar
MSI	100-1000	Yazmaçlar, Filtreler v.s.
LSI	1000-100.000	Mikroişlemciler, A/D, v.s.
VLSI	10^5 - 10^8	Hafıza elemanları, Bilgisayarlar, İşaret İşleyiciler

Minimum desen boyutu (feature size) açısından yapılan sınıflama ise, minimum gate uzunluğu, minimum polisilisyum genişliği veya minimum metal genişliği gibi tipik minimum boyutlar kullanılan alan bakımından ele alınır. 1970'lerin başı ile ortalarına kadar özellik boyutu $7\mu\text{m}$ ile $10\mu\text{m}$ civarında idi. 1970'lerin sonları ile 1980'lerin başlarında $5\mu\text{m}$ popüler olarak kullanılıyordu. 1980'lerin ortalarına gelindiğinde ise desen boyutu açısından bu rakamlar mikron ve mikron altına inmeye başlamıştır. Son zamanlarda üretilen bilgisayar CPU'larında ise 0.3 - $0.4\mu\text{m}$ gibi rakamlar söz konusudur.

6.2 SERİM (LAYOUT) TASARIM KURALLARI

Teknolojik ihtiyaçların artması ve karmaşık elektronik devrelerin benimsenmesi geniş ölçekli karmaşık entegre devrelerin gelişimini zorlamaktadır.

Bunun sonucu olarak da malzeme ve proses cihazlarında teknolojik ilerlemeler kaydedilmekte ve tasarımda bilgisayar kullanımını zorunlu kılmaktadır.

Son yıllarda VLSI teknolojisindek gerçekleşen göz alıcı gelişme, tasarımcıların proses ve üretim parametreleriyle ilgilenmelerinin gerekmediği bir düzeyde çalışmalarını olanaklı kılan güçlü tasarım yöntemlerinin ortaya çıkmasıdır. VLSI tasarımcısı, devresine ilişkin üretim maskelerinin oluşturulmasını olanaklı kılan geometrik şekillerden ve bu şekilleri bir araya getirme kurallarından yararlanır. Bu kurallar, belli proses değişimleri ve toleransları için bile devrelerin istenen amaca uygun çalışabilmesini sağlar. Böylece tasarımcı doğrudan tasarımıyla ilgili ayrıntılar üzerine yoğunlaşma imkanı bulmuş olur.

Serim kuralları, tasarım kuralları olarak da adlandırılır, entegre devre üretiminde kullanılan maskelerin hazırlanmasında uyulması gereken kurallar olarak ele alınabilir. Bu kurallar üretim evresince devre tasarımcısı ile proses mühendisi arasında gerekli haberleşme hattını sağlar. Burada tasarım kurallarını kullanmadaki temel amaç devre yapısını bozmayacak şekilde optimum alan, yani devre elemanın bulunmadığı boş kırımkı alanını minimuma indirecek şekilde, kullanarak devreyi gerçekleştirmektir. Böylece, bu kurallarla performans-alan arasında iyi bir uzlaşma sağlanmış olur.

Tasarım kuralları, tasarımcıya, işlenmiş poldaki şekillerin tasarım topolojisini ve geometrisini korumak üzere, layout tasarımında kesin geometrik kısıtlamaları belirtmektedir. Önemli olan, tasarım kurallarının doğru ve yanlış üretim arasında bazı katı sınırlar belirtmediğidir.

Tasarım kurallarındaki kısıtlamalardan ikisi; hat genişliği ve katmanlar arası etkileşimdir. Eğer hat genişlikleri çok küçük yapılrsa, hatlarda süreksızlıklar (kompalar) meydana gelebilir. Diğer taraftan, eğer hatlar birbirine çok yakın olurlarsa, bağımsız hatlar arasında kısadevreler meydana gelebilir. Bununla birlikte bağımsız iki katman arasındaki aralık prosesin toplojisinden etkilenebilir.

Tasarım kuralları başlıca şu iki konuya işaret etmektedir: (1) Maskeleme ve litografik işlemlerle oluşturulabilen şekillerin geometrik üretimi, (2) farklı katmanlar arasındaki etkileşim.

Üretilen tümdevre üzerindeki biçimlerle, tasarımcının oluşturduğu şekiller arasındaki farklılıkları yaratan birkaç hata mekanizması vardır. Bunlar maskelerin hatalı ayarlanması, ışıklandırma koşullarındaki değişimlerle fotorezist kenarlarında oluşan bozulmalar, fazla aşındırma, ince oksit filmlerin köşelerden açılması, difüzyon ve implantasyon bölgelerinin yayılması ve kalın oksit pencerelarının boyut toleranslarıdır. Zaman içinde devrenin çalışması ile de boyutlarda değişimler olur. Örneğin, belirlenen sınırları aşan akımların varlığı metal bağlantı hatlarında metal göçü denen ve zamanla bağlantı hatlarının kopmasına yol açan olayın ortaya çıkmasına neden olabilir. Bundan kaçınmak için, söz konusu olacak akım yoğunlıklarının üst sınırına karşı düşen minimum metal bağlantı hattı genişliğinin garanti edilmesi gereklidir.

Tasarım kurallarının amacı, yukarıda sözü edilen proses değişimlerinin en kötü durumda üst üste gelmesi durumunda bile devrenin çalışmasının sağlanmasıdır. Yani, ayrik bölgeler üst üste çakışmamalı, küçük boyutlu bölgeler kopmamalı, hedeflenen devrenin özgün topolojisi korunmalıdır. Ayrıca kurallar, bölgelerin fiziksel boyutları tarafından belirlenen direnç ve kapasite gibi elektriksel parametrelerin proses değişimleri sonucu devre performansını ciddi bir şekilde etkileyerek düzeye gelmesine olanak tanımamalıdır.

Tasarım kurallarının berlirlenmesindeki temel zorluklardan biri üretim proseslerindeki hızlı evrimsel değişimler ve karmaşıklığın artması ile alan kullanımının kötüleşmesidir. Sonuç olarak, endüstriyel tasarım kuralları karmaşıktır ve sabit bir değişim göstermez. Bir prosesi tek başına karakterize eden yegane parametre izin verilen en küçük boyuttur. Proses adımları dramatik bir şekilde değişmedikçe, minimum boyut cinsinden verilen tasarım kuralları yaşama şansı en yüksek kurallar olacaktır. Proses teknolojisindeki gelişmelerle minimum boyut tasarım kuralları değişmeksız küçülecektir.

Bu tezde tasarlanan devrelerin serimi önce kağıt üzerinde bir çok deneme yanılmadan sonra tasarlanmış ve daha sonra L-EDIT programı ile bilgisayar ortamına aktarılmıştır. Bu işlemler oluşturulacak şekillerin geometrik yerlesimi tasarımcı tarafından yaratılan Full Custom tasarım yöntemi kullanılarak gerçekleştirilmiştir.

Serim hazırlanırken Tablo 6.1'de verilen TÜBİTAK YİTAL 3 μ m CMOS tasarım kurallarına uyulmuştur.

Tablo 6.2 TÜBİTAK-YİTAL 3 μ m Poli Geçitli CMOS Prosesi Tasarım Kuralları

N-Kuyu	Mikron
Minimum N-Kuyu Genişliği	6
Minimum N-Kuyu - N-Kuyu Açıklığı	14
Minimum N-Kuyu - Scribe Center Açıklığı	90

Aktif	Mikron
Minimum Aktif Genişliği	3
Minimum n ⁺ Aktif p ⁺ Aktif Açıklığı	4
Minimum Aktif - Aktif Açıklığı	4
Minimum N-Kuyu p ⁺ Aktif Örtüşmesi	2
Minimum N-Kuyu p ⁺ Aktif (N-Kuyu Dışı) Açıklığı	6
Minimum N-Kuyu n ⁺ Aktif (N-Kuyu Dışı) Açıklığı	10
Minimum Aktif - Scribe Center Açıklığı	90
Minimum N-Kuyu n ⁺ Aktif Örtüşmesi	0

Geçit Polisilisyumu	Mikron
Minimum Poli Genişliği	3
Minimum Poli - Poli Açıkhığı	3
Minimum Geçit Uzunluğu	3
Minimum Poli - Geçit Uzantısı	3
Minimum Poli - Difüzyon Açıkhığı	2
Minimum Poli - Scribe Center Açıkhığı	90
Minimum Kaynak Savak Genişliği	3

P ⁺ Difüzyon Katkısı	Mikron
Minimum p ⁺ Select - p ⁺ Select Aktif Bölge Örtüşmesi	2
Minimum p ⁺ Select - n ⁺ Select Aktif Bölge Aralığı	2
Minimum n ⁺ Select - p ⁺ Select Aktif Açıkhığı	2
Minimum p ⁺ Select Penceresi Açıkhığı	2
Minimum p ⁺ Select Penceresi - N Kanal Açıkhığı	4

P Kanal Çevresinde Minimum p ⁺ Select Difüzyon Genişliği	4
Minimum p ⁺ Select Genişliği	3

Kontak Pencereleri	Mikron
Minimum Kontak Penceresi Genişliği	3
Maksimum Metal - Aktif Kontağı Genişliği	3
Maksimum Metal - Aktif Kontağı Uzunluğu	10
Kontak - Kontak Açıklığı	3
Minimum Metal-Aktif Kontağı - Difüzyon Örtüşmesi	2
Minimum Difüzyon Kontağı - Adjacent Geçit Açıklığı	3
Minimum Metal-Poli Kontağı Genişlik veya Uzunluğu	3
Maksimum Metal-Poli Kontağı Genişliği	3
Maksimum Metal-Poli Kontağı Uzunluğu	10
Kontak Etrafında Minimum Poli Genişliği	2
Kontak Etrafında Minimum Metal Genişliği	2
Difüzyon Kontağı Çevresinde Minimum Metal Genişliği	2
Poli Kontağı Etrafında Minimum Metal Genişliği	2
Minimum Metal-Poli Kontağı - Aktif Uzaklığı	3
Minimum Butting Kontak Örtüşmesi (İki Yönde)	5
Metalizasyon	Mikron
Minimum Metal Genişliği	4
Minimum Metal - Metal Açıklığı	3
Minimum Metal - Poli Açıklığı	2
Minimum Metal - Poli Örtüşmesi	2
Minimum Aktif Metali - Scribe Center Açıklığı	90
Minimum Bond Pad Metal Boyutu	130
Minimum Test Metali Boyutu	80
Minimum Pad Açıklığı	70
Minimum Pad Metali - Bağlantısız Metal Alanı	40
Minimum Pad Metali - Aktif Açıklığı	40
Minimum Pad Metali - Poli Açıklığı	40
Bond Metali Boyunca Minimum Fillet Genişliği	50
Minimum Fillet Uzunluğu	20
Minimum Bond Pad Metali - Taban Açıklığı	40
Minimum Bond Pad Metali - Scribe Center Uzaklığı	90
Minimum Test Pad Metali - Scribe Center Uzaklığı	75
Maksimum Bond Pad Metali - Scribe Center Uzaklığı	200

6.2.1 Tasarım Kurallarına Uygunluğun Test Edilmesi

Bu aşamada hazırlanan layout, sistem özelliklerine ve üretimin getirdiği gereklere göre değerlendirilir. Bu işlem DRC (Design Rule Checking) ve CE (Circuit Extraction) olarak ikiye ayrılır. DRC işlemi ile hazırlanan layout üretim prosesi ve birtakım elektriksel sınırlamalara karşılık elde edilen tasarım kurallarına uygunluk bakımından test edilir. Bu işlemden sonraki adım olan CE işleminde ise, hazırlanan layouta karşılık düşen devrenin bağlantılarının doğru olup olmadığı LVS (Layout versus Schematic) ile gerçek devre ve layout karşılaştırılarak kontrol edilir.

6.3 Devrenin Serimi

Tümdevre olarak iki yapı gerçekleşmiştir. Bunlardan birinci kirmik 31 bacaklı olmak üzere dört adet eşik altında çalışan Kaskod Simetrik yapılı OTA-C filtresi içermekte olup bu filtrelerle EEG işaretlerinin szülmlesi amaçlanmaktadır. İkinci kirmik ise 14 bacaklı olmak üzere genel amaçlı üç adet OTA içermektedir. Adı geçen devrelerin serimleri Şekil 6.1 ve Şekil 6.2'de verilmiştir.

6.3.1 Postsimülasyon

Bu tezde Kaskod Simetrik OTA yapıları ile kurulmuş filtre devrelerinin serimi yapılmıştır. Kullanılan OTA yapılarındaki tranzistor boyutları Tablo 6.3'de verilmiştir.

Tablo 6.3 Serimde kullanılan Simetrik boyutlu Kaskod Simetrik OTA'nın boyutları

	M ₁	M ₂	M ₃	M ₄	M ₅	M ₆	M ₇	M ₈	M ₉	M ₁₀	M ₁₁	M ₁₂	M ₁₃	M ₁₄
W(μm)	5	5	10	10	10	10	10	10	10	10	5	5	5	5
L(μm)	3	3	3	3	3	3	3	3	3	3	3	3	3	3

Geometrileri belirlenmiş olan devre, ortaya çıkacak olan parazitik etkilerin de göz önüne alındığı son bir simülasyon aşamasına tabi tutulmuştur.

Layoutu oluşturulan devreler CADENCE ortamında “extract” edildikten sonra netlistleri oluşturulmuş ve HSPICE ile parazitik etkileri de içeren postsimülasyonları yapılmıştır. Postsimülasyonda kolaylık sağlama açısından bütün OTA’ların eğimleri $\pm 1.5V$ besleme gerilimi için $G_m=3.66nA/V^2$ ve kontrol gerilimleri $V_{kon}=0.5V$ olarak alınmıştır. Postsimülasyon sonuçları Ek C’de verilmiştir. HSPICE’de kullanılan TÜBİTAK YİTAL 3 μm model parametreleri Tablo 6.4’de serimi yapılan filtrelerle ilişkin verilmiştir.

Tablo 6.4


<pre> .MODEL MOSFETN NMOS LEVEL=2 LD=5e-7 TOX=4.25E-8 +VTO=0.8 KP=4.4E-5 GAMMA=0.1 PHI=0.57 UEXP=0.15 +UCRIT=60000 DELTA=1 XJ=2.5E-7 LAMBDA=0.035 +NFS=1E11 RSH=60 CJ=0.0001 MJ=0.5 CJSW=3.9E-10 +MJSW=0.4 PB=0.7 XQC=1 WD=2E-7 JS=0.0016 .MODEL MOSFETP PMOS LEVEL=2 LD=6e-7 TOX=4.25E-8 +VTO=-0.9 KP=1.5E-5 GAMMA=0.65 PHI=0.7 UEXP=0.17 +UCRIT=40000 DELTA=1 XJ=3.5E-7 LAMBDA=0.035 +NFS=1E11 RSH=108 CJ=0.0006 MJ=0.3 CJSW=3.4E-10 +MJSW=0.35 PB=0.7 XQC=1 WD=3E-7 JS=0.0062 </pre>

6.4 Üretim


Bu test işlemlerinden sonra layout maskeleri üretime hazırlanmıştır. Tasarım ve serim sonucunda oluşan maske dataları ile ilgili dosyalar üretim maskelerinin oluşturulması amacıyla TÜBİTAK YİTAL’ e ilettilmiştir.

6.5 Paketleme ve Test

Son adım olan bu adımda Si pul üretime alınır. Her kirmik paketlenerek tasarımdan kaynaklanan aksaklılıkların tümünün oluşması durumunda kırımanın istenilen şekilde çalışıp çalışmadığı test edilir.



Şekil 6.1. 3 tane Kaskod Simetrik OTA için yapılan serim



Sekil 6.2. 4 tane filtre yapısı için yapılan serim

7. SONUÇ

EEG işaretlerini izlemek üzere tasarlanan süzgeçlerin tümlestirmeye elverişli ölçüde küçük değerli kapasiteler ve düşük akımlı OTA'lar ile kurulmasını sağlaması nedeniyle, yapılan çalışmanın önemli sonuçlar getirmesi söz konusudur. Tasarlanan süzgeç yapılarının tümlestirilmesi durumunda, yapının çok küçük boyutlu olması nedeniyle hasta üzerine rahatça yerleştirilebileceği ve söz konusu işaretlerin izlenmesi açısından esneklik sağlayacağı açıklıktır.

İkinci dereceden alçak ve yüksek geçiren Butterworth süzgeçlerinin ardarda bağlanmasıyla oluşturulan süzgeçlerin, EEG işaretlerinin kapsadığı frekans bandındaki α , β , θ ve δ dalgalarını süzebildiği gösterilmiştir. Tasarlanan bu süzgeç yapıları için SPICE simülasyonları yapılmış ve daha sonra adı geçen devrelerin serimi yapılmıştır. Soncta oluşturulan serim CADENCE ortamında "extract" edilerek netlisti oluşturulmuş ve HSPICE ile parazitik etkilerin de hesaba katıldığı postsimülasyon yapılmıştır. Elde edilen sonuçlar teorik sonuçlara oldukça yakın çıkmaktadır.

KAYNAKLAR

- ACAR, C., ANDAY, F., KUNTMAN, H.H, On the realization of OTA-C filters, International Journal of Circuit Theory and Applications, Vol.21, pp. 331-341, 1993.
- ANTOGNETTI, P., Semiconductor Device Modeling with SPICE, McGraw-Hill, 1988.
- BOTMA, J.H., WASSENAAR, R.F., WIEGERING, R.J., Simple rail-to-rail low-voltage constant-transconductance CMOS input stage in weak inversion, Electronics Letters, Vol.29, No.12, pp.1145-1147, June 1993.
- DÜZENLİ, G, Eşikaltı Çalışan Ota'ların İyileştirilmesi Tıp Elektroniği Alanına Uygulanması, İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Haziran 1996.
- GEIGER, R., ALLEN, P., STARDER, N., VLSI Techniques for Analog and Digital Circuits, 1990.
- GEVEL, M., KUENEN, J.C., Simple low-voltage weak inversion MOS $1/x$ circuit, Electronics Letters, Vol.30, No.20, pp.1639-1640, Sep. 1994.
- GREGORIAN, R., TEMES, G.C., Analog MOS integrated circuits for signal processing, pp. 182-186, Wiley, New York, 1986.
- GROTJOHN, T. A Parametric Short-Channel MOS Transistor Model for Subthreshold and Strong Inversion Current, IEEE Transactions on Electron Devices, Vol.Ed-31, No.2, pp. 234-246, Feb. 1984.
- KUNTMAN, H.H., Simple and accurate nonlinear OTA macromodel for simulation of CMOS OTA-C active filters, Int. J. Electronics, Vol.77, No.6, pp.993-1006, May 1994.
- MEAD, C., Analog VLSI and Neural Systems, Addison Wesley, 1989.

ÖĞDÜM, L., Aktif OTA-C Filtrelerinde uygun OTA Problemi, İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Ocak 1995.


ÖZTÜRK, H., Eşikaltında çalışan CMOS OTA-C süzgeç tasarım ve tip elektroniki alanına uygulanması, İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Eylül 1994.

TUINENGA, P., W., SPICE Using PSPICE, 1988.


WEBSTER, J.G., Medical Instrumentation, Houghton Mifflin, 1992.

WESTE, N.H.E., ESHRAHGIHAN, K., Principles of CMOS VLSI Design, 1992.


WILSON, G., CHAN, P.K., Low Distortion CMOS Transconductor, Electronics Letters, Vol. 26, No 11, May 1990.

EKA


Şekil A.1 Simetrik OTA'nın akım geçiş eğrisi (Eşikaltı çalışmada)




Şekil A.2 Simetrik OTA'nın akım geçiş eğrisi (Kuvvetli evritimde)




Şekil A.3 Kaskod OTA'nın akım geçiş eğrisi (Eşikaltı çalışmada)




Şekil A.4 Kaskod OTA'nın akım geçiş eğrisi (Kuvvetli evritimde)




Şekil A.5 Simetrik OTA'nın gerilim geçiş eğrisi (Eşikaltı çalışmada)




Şekil A.6 Simetrik OTA'nın gerilim geçiş eğrisi (Kuvvetli evritimde)




Şekil A.7 Kaskod OTA'nın gerilim geçiş eğrisi (Eşikaltı çalışmada)




Şekil A.8 Kaskod OTA'nın gerilim geçiş eğrisi (Kuvvetli evritimde)




Şekil A.9 Simetrik OTA'nın eğiminin frekansla değişimi (Esikaltı çalışmada)




Şekil A.10 Simetrik OTA'nın eğiminin frekansla değişimi
(Kuvvetli evritimde)




Şekil A.11 Kaskod OTA'nın eğiminin frekansla değişimi
(Eşikaltı çalışmada)




Şekil A.12 Kaskod OTA'nın eğiminin frekansla değişimi
(Kuvvetli evritimde)




Şekil A.13 Simetrik OTA'nın gerilim kazancının frekansla değişimi
(Eşikaltı çalışmada)




**Şekil A.14 Simetrik OTA'nın gerilim kazancının frekansla değişimi
(Kuvvetli evrimeerde)**




**Şekil A.15 Kaskod OTA'nın gerilim kazancının frekansla değişimi
(Eşikaltı çalışmada)**




**Şekil A.16 Kaskod OTA'nın gerilim kazancının frekansla değişimi
(Kuvvetli evritimde)**

EKB


Şekil B.1 α bandı için gerilim geçiş eğrisi




Şekil B.2 β bandı için gerilim geçiş eğrisi




Şekil B.3 θ bandı için gerilim geçiş eğrisi




Şekil B.4 δ bandı için gerilim geçiş eğrisi




Şekil B.5 α bandı için akım geçiş eğrisi




Şekil B.6 β bandı için akım geçiş eğrisi




Şekil B.7 θ bandı için akım geçiş eğrisi




Şekil B.8 δ bandı için akım geçiş eğrisi




Şekil B.9 α bandı için OTA'ların eğiminin frekansla değişimi




Şekil B.10 β bandı için OTA'ların eğiminin frekansla değişimi




Şekil B.11 θ bandı için OTA'ların eğiminin frekansla değişimi




Şekil B.12 δ bandı için OTA'ların eğiminin frekansla değişimi




Şekil B.13 α bandı için CMOS simetrik OTA'nın gerilim kazancının frekansla




Şekil B.14 α bandı için Kaskod simetrik OTA'nın gerilim kazancının frekansla değişimi




Şekil B.15 β bandı için CMOS simetrik OTA'nın gerilim kazancının frekansla değişimi




Şekil B.16 β bandı için Kaskod simetrik OTA'nın gerilim kazancının frekansla değişimi




Şekil B.17 θ bandı için CMOS simetrik OTA'nın gerilim kazancının frekansla değişimi



Şekil B.18 θ bandı için Kaskod simetrik OTA'nın gerilim kazancının frekansla değişimi




Şekil B.19 δ bandı için CMOS simetrik OTA'nın gerilim kazancının frekansla değişimi



Şekil B.20 δ bandı için Kaskod simetrik OTA'nın gerilim kazancının frekansla değişimi


EK C



Şekil EKC.1. α bandı süzgecinin frekans eğrisi

Tablo EKC.1. Kaskod OTA ile gerçekleştirilen α süzgecinin farklı frekans ve farklı giriş değerleri için bulunan harmonik distorsyonları


Frekans (Hz)	Giriş gerilimi (mV)	Toplam Harmonik Distorsyon (%)
8	1, 5, 10	0.6325
10	1, 5, 10	1.0685
12	1, 5, 10	0.74459



Şekil EKC.2. β bandı süzgecinin frekans eğrisi

Tablo EKC.2. Kaskod OTA ile gerçekleştirilen β süzgecinin farklı frekans ve farklı giriş değerleri için bulunan harmonik distorsyonları


Frekans (Hz)	Giriş gerilimi (mV)	Toplam Harmonik Distorsyon (%)
15	1, 5, 10	5.3E-2
25	1, 5, 10	0.264
40	1, 5, 10	0.632



Şekil EKC.3. δ bandı süzgecinin frekans eğrisi

Tablo EKC.3. Kaskod OTA ile gerçekleştirilen δ süzgecinin farklı frekans ve farklı giriş değerleri için bulunan harmonik distorsyonları

Frekans (Hz)	Giriş gerilimi (mV)	Toplam Harmonik Distorsyon (%)
1	1, 5, 10	6.14E-3
2.5	1, 5, 10	4.94E-3
4	1, 5, 10	66.4E-2



Şekil EKC.4. θ bandı süzgecinin frekans eğrisi

Tablo EKC.4 Kaskod OTA ile gerçekleştirilen θ süzgecinin farklı frekans ve farklı giriş değerleri için bulunan harmonik distorsyonları

Frekans (Hz)	Giriş gerilimi (mV)	Toplam Harmonik Distorsyon (%)
4	1, 5, 10	8.95E-3
6	1, 5, 10	0.1
8	1, 5, 10	0.5

Tablo EKC.5 HSPICE simülasyonları yapılan süzgeçlere ilişkin frekans değerleri, kapasite değerleri, kutuplama akımları, kontrol gerilimleri ve Kaskod simetrik OTA'nın eğimleri

Band	f_{p1} (Hz)	f_{p2} (Hz)	C_1 (pF)	C_2 (pF)	C_3 (pF)	C_4 (pF)	I_b (pA)	V_{kon} (V)	G_m (nA/V)
α	16.3	6.67	75	38	100	50	245	0.5	3.66
β	40.9	13.5	25	13	60	30	245	0.5	3.66
θ	8.2	4.13	113	75	180	100	245	0.5	3.66
δ	4	1.09	245	125	780	380	245	0.5	3.66

ÖZGEÇMİŞ

Adı Soyadı	Yavuz KILIÇ
Doğum Tarihi	1 Mart 1974
Doğum Yeri	Malazgirt
Eğitim	Lise, Bergama Lisesi, 1990, Üniversite, Yıldız Teknik Üniversitesi Elektronik ve Haberleşme Müh. Bölümü, 1994
Yabancı Dil	İngilizce
İş Deneyimi	Yıldız Teknik Üniversitesi, Elektronik ve Haberleşme Müh. Bölümü, Elektronik Anabilim Dalı Araştırma Görevliliği, 1995